带通ΣΔ调制器（精选6篇）
带通ΣΔ调制器 篇1
射频功率放大器 (以下简称功放) 是发信机的核心部件之一, 其作用是将射频信号放大到足够的功率电平[1]。D类、E类等开关模式功放 (简称开关功放) 因其功率晶体管只工作在截止区和饱和区, 理论工作效率可达100%, 受到了业界的持续关注[2]。开关功放可大幅减小因电压电流交迭带来的器件损耗, 但存在较大的非线性失真, 制约了其在无线通信领域的应用。
为充分发挥开关功放的效率优势, 并保证放大信号的线性性能, 参考文献[3]提出了一种基于增量求和 (ΔΣ调制和高效开关功放的S类射频功放, 其原理框图如图1所示。输入射频信号经过1 bit带通ΔΣ调制, 被转换为包含射频信号频谱信息的两电平数字脉冲信号, 该脉冲信号直接驱动开关功放实现功率放大, 放大后的脉冲功率信号由带通滤波恢复为射频功率信号。
基于带通ΔΣ调制和高效开关功放, S类功放兼具高线性和高效率特点, 在发信机中应用还可省去D/A转换、混频和本振等模拟电路, 简化发信机系统构成, 因而适合在数字发信机中应用。
随着数字信号处理技术的发展, 国内外学者对S类功放进行了大量研究[3,4,5], 但多针对窄带应用, 其调制器中心频率固定。而在宽带应用中, 调制器中心频率必须实时跟随发信机载波频率, 才能实现不同频率信号的高效放大。为实现上述功能, 基于对ΔΣ调制算法的研究, 本文提出了一种频率可调带通ΔΣ调制器的设计方法。
1 ΔΣ调制的基本原理
ΔΣ调制的原理框图如图2所示, 主要包括过采样、环路滤波和幅度量化[6]。图中, fs为调制器的采样频率, 由信号带宽 (fb) 和过采样率 (OSR) 决定。ΔΣ调制首先采用过采样技术降低量化噪声E (z) , 过采样信号X (z) 经过环路滤波和幅度量化, 对输入射频信号进行调制编码。
其中环路滤波器的传递函数H (z) 在信号带内具有高增益, 而在带外具有低增益, 因此可以进一步抑制信号带内的量化噪声, 该过程称为噪声整形, 即将量化噪声从带内推向带外, 再通过滤波器衰减带外噪声, 进而恢复信号。其调制器输出Y (z) 可表示为:
其中, Hu (z) =H (z) / (1+H (z) ) 为信号传递函数STF, He (z) =1/ (1+H (z) ) 为噪声传递函数NTF。为减小信号衰减, 需使STF接近于1。
环路滤波器可采用多种结构实现, 最常用的有CIFB、CRFB、CIFF等[5]。以如图3所示的4阶CIFB结构为例, 该结构环路滤波器的NTF和STF可分别表示为:
式中, N为调制器阶数。当bi=ai且bN+1=1时, STF=1, 调制器的输出为:
可见, ΔΣ调制器的设计重点在NTF的设计。NTF实质上是一个数字滤波器, 其设计方法可以参照数字滤波器, 且在参考文献[6]中已有详细介绍, 本文不再赘述。
根据NTF形式的不同, ΔΣ调制可分为低通ΔΣ调制和带通ΔΣ调制。其中, 低通ΔΣ调制的环路滤波主要基于积分单元实现, 而带通ΔΣ调制的环路滤波则是基于谐振单元实现。由于低通调制所需的过采样率远高于带通调制, 受数字信号处理器件运算速率的限制, 在射频和微波频段, 仅带通ΔΣ调制获得了实际应用。但低通ΔΣ调制器结构简单、易于实现, 因而在带通ΔΣ调制器的设计过程中, 一般首先完成对应信号带宽低通ΔΣ调制器的设计, 再通过低通调制和带通调制的转换关系[6], 来获得所需带通ΔΣ调制器的NTF。
2 频率可调带通ΔΣ调制器设计
按照上述带通ΔΣ调制器设计方法设计的调制器中心频率固定, 不能实时跟随输入信号频率的变化而变化, 要改变中心频率就要重新设计NTF。因此, 需要找到一种设计方法, 使其可以通过参数的调整来实现带通ΔΣ调制器中心频率的实时调节。
仍以低通ΔΣ调制为设计基础, 参考数字低/带通滤波器的设计过程, 以模拟归一化的低通滤波器为桥梁, 利用双线性变换和数字低/带通滤波器设计过程中的频率转换关系, 从而寻找低通NTF与频率可调带通NTF之间的变换关系, 最终实现调制器中心频率的实时可调。
在低通到带通的转换设计中, 采用巴特沃思滤波器为原型进行设计。归一化的模拟低通滤波器频率参数p、模拟频率Ω和z之间的变换关系为:
其中, Ωu、Ωl和Ωc分别为模拟带通滤波器的通带上限频率、下限频率和模拟低通滤波器通带截止频率。
通过双线性变换将s平面映射到z平面, 则模拟频率Ω与数字频率w之间的关系为:Ω=2fs·tan (w/2) , 通过变换, 归一化频率p与z之间的关系为:
其中, wu、wl和wc分别为数字带通滤波器的通带上限频率、下限频率和数字低通滤波器通带截止频率, D、E分别表示为:
在变换过程中, 为保证低通与带通滤波器的带宽相同, 对于相同的巴特沃思低通滤波器原型来说, 则对应的低通NTF与带通NTF之间的变换关系为:
当fs>>fb时, E=cosw0, w0为带通NTF的中心频率, 因此可以利用E来调整NTF的零点。当E=0时, z*=-z2, 即为经典低通NTF到带通NTF的变换式。式 (7) 给出的变换如图4所示, 只需改变E就可实现带通NTF中心频率在0~fs/2间的任意变换。而对于CIFB、CRFB等ΔΣ调制器的经典实现结构, 只需将积分单元替换为图4中所示结构, 即可实现频率可调的带通ΔΣ调制。
3 仿真验证
以图3所示的4阶CIFB结构ΔΣ调制器为例, 根据式 (7) 所示低通NTF到带通NTF的变换关系, 利用Matlab软件, 对频率可调带通ΔΣ调制器进行了仿真验证。
图5 (a) 、 (b) 分别为输入-6 d BFS单音信号时 (OSR=64) 4阶频率可调带通ΔΣ调制器的输出频谱的仿真波形, 其输出信号带内信噪比 (SQNR) 分别为84.4 d B、84.8 d B。
图6为不同中心频率下调制器SQNR随输入单音信号幅度的变化。从图中可以看出, 虽然中心频率改变, 但在相同输入信号幅度下, 调制器的SQNR基本相同, 频率可调并没有影响带通ΔΣ调制器的输出性能。
4 硬件实现及性能测试
在仿真验证的基础上, 本文以Altera公司的Stratix II系列FPGA EP2S60F672C3为硬件核心, 搭建了实验测试电路。受FPGA最高工作频率限制, 调制器的fs为200MHz, 信号带宽为5 MHz, 其OSR为20。图7给出了不同信号频率单音信号输入时调制器的实时输出频谱, 其中横坐标为10 MHz/div, 纵坐标为10 d B/div。可以看出, FPGA的输出频谱与仿真的频谱特征相符, 其带内噪声受到显著抑制。虽然受OSR降低和FPGA时钟抖动的影响, 与仿真相比, 输出信号的SQNR有一定下降, 但调制器的输出信号质量没有受频率可调的影响, 其SQNR均在60 d B左右。
本文通过对带通ΔΣ调制器基本原理及设计方法的研究, 借鉴数字滤波器的设计思路, 提出了一种频率可调带通ΔΣ调制器的设计方法。经过仿真和实验验证, 采用该方法设计的带通ΔΣ调制器在不降低调制器性能的前提下, 可实现中心频率在0~fs/2的任意调节, 从而满足宽频段发信机对带内任意频率信号的放大需求。
摘要：S类射频功率放大器同时具有高效率和高线性特性, 适合在全数字发信机中应用。但需要将任意输入的射频信号转换为两电平脉冲调制信号, 带通增量求和 (ΔΣ) 调制才可以很好地实现上述功能。为实现S类功放的宽频带工作, 带通ΔΣ调制器的中心频率必须实现与输入信号频率的实时跟随。通过对ΔΣ调制算法的研究, 提出了一种频率可调带通ΔΣ调制器的设计方法, 并利用Matlab软件和FPGA对设计的调制器分别进行了仿真和实验验证。验证结果证明了该设计方法的可行性和有效性。
关键词：射频功率放大器,模拟功放,S类功放,带通ΔΣ调制,频率可调
参考文献
[1]CRIPPS S C.RF power amplifiers for wireless communications[M].Norwood, MA:Artech House, 2006.
[2]GREBENNIKOV A, SOKAL N O.Switchmode RF power amplifiers[M].Oxford:Elsevier Inc., 2007.
[3]IWAMOTO M, JAYARAMAN A, HANINGTON G, et al.Bandpass delta-sigma Class-S amplifier[J].IEEE electronics letters, 2000, 36 (12) :1010-1012.
[4]NIELSEN M, LARSEN T.A transmitter architecture based on delta-sigma modulation and switch-mode power amplification[J].IEEE Transactions on Circuits and Systems II:Express Briefs, 2007, 54 (8) :735-739.
[5]朱蕾, 周强, 谭笑.基于多比特带通增量求和调制的射频数字功放[J].电子技术应用, 2013, 39 (8) :102-104.
[6]SCHREIER R, TEMES G C.Delta sigma数据转换器[M].北京:科学出版社, 2007.
带通ΣΔ调制器 篇2
1 一阶Δ-Σ调制器的分析
图1所示为一阶积分电路，在输入和反馈通道上加入增益环节，同时也避免了Δ-Σ调制器模型积分器饱和现象的发生。这里采用反相积分器，clk1与clk2为一对非重叠时钟脉冲，clk1d为clk1 delay时钟，Vcm为虚地。若不考虑反馈，在clk1时，采样电容C1上的电荷为Q1=C1×Vin，当clk2积分相到来时，积分电容C3上的电荷量是Q2=C3×(Vcm-Vout)。
由于积分器的输入电阻很高，所以C1上电荷的一部分(Q1′=C1×(Vin-Vcm))要转移到C3上，Q1′=Q2，则：C1×(Vin-Vcm)=C3×(Vcm-Vout)。
因此，得到输出电压为：。若Vcm=0,则。其中C1/C3称为积分器的前馈增益，可见，前馈增益的大小与电容本身的大小无关，而取决于它们的比值。由于积分器的带宽限制了调制器的采样频率，为了使积分器达到大的带宽，C3不能取太大。积分器的输入输出摆幅受到输入信号的影响，基于这三者的关系，可以得出输入信号的动态范围。在一次积分完毕，积分器的负端电压等于Vcm，为了确定Vref+和Vref-与Vin的关系，设定Q=0和1两种情况，且Vref+>Vcm,Vref-
当Q=1时，clk1为高电平，Vref+对C2充电，QC2=C2×Vref+，QC1=C1×Vin。clk2积分相到达时，C1、C2上多余的电荷ΔQ+要转移到C3上，使Vout电压下降，要保证Vout下降，则：
ΔQ+=(Vref+×C2+Vin×C1)-Vcm(C1+C2)>0
求解得到：
当Q=0时，同上可求解出：
因此,只有当时,输入信号不会使积分器饱和,从而比较器才能在Q=0和Q=1中循环，电路才可以正常工作。若为同相积分器，也可同理计算得到输入Vin的动态范围。
2 二阶Δ-Σ调制器的设计
如图2所示，为二阶Δ-Σ调制器模型。模型包括：信号源sin wave、增益模块gain、单位延迟积分unit delay、比较器relay、频谱分析模块B-FFT。相对于非延时积分器，采用延时积分器的一个很大的好处在于运放不用同时驱动前后电容，因而节省功耗[3]。积分模块的基本单元1Z表示的是一个周期的延迟，因此调制器输出相对于输入信号延迟了两个信号周期。由调制器模型，可以得到其传递函数为：
其中：
二阶Δ-Σ需要选择合适的A/C，改善动态范围和使输入积分器饱和的线性度，使输入积分器的输入电压摆幅减小。本文采用轨对轨输入的折叠共源共栅放大器，因此积分器输入范围为0～5 V，输出范围0.3 V～4.7 V。通过MATLAB建模，使积分器各输入输出处在工作范围内，仿真得到各系数A=0.3,B=0.6,C=0.8,D=0.6。当输入信号变化快时，输出数字信号更加密集，进行FFT分析，仿真得到SNR的结果为87 dB。
图3为本文设计的二阶Δ-Σ调制器的具体电路框图。由开关电容积分器、锁存比较器和1位D/A组成。表1表述了该电路的时序工作状态。当nT时刻clk1导通时，第一级积分器的采样电容C1对Vin(nT)电压采样，此时，第二级积分器采样电容C4对Vo1[(n-1)T]进行采样，锁存比较器将数据QB[(n-2)T]输出。当clk2导通时，第一级积分器积分，得到Vo1(nT)，第二级积分器积分得到Vo2[(n-1)T]，同时锁存比较器对积分输出电压Vo2[(n-1)T]进行比较，得到Q(n-1)，计数器输入数据QB[(n-2)T]。当(n+1)T时刻，clk1导通时，C1对Vin[(n+1)T]采样，C4则对Vo1(nT)采样;锁存比较器将数据QB[(n-1)T]输出;clk2导通时，第一级积分器积分，得到Vo1[(n+1)T]，第二级积分器积分得到Vo2(nT)，同时锁存比较器对积分输出电压Vo2(nT)进行比较，得到Q(n)，计数器输入数据QB[(n-1)T]。由此可知，从信号输入到调制器输出QB，信号延迟了两个周期。
一位D/A反馈，采用开关电容结构实现。当第二级积分器的输出大于Vcm的时候，比较器的输出Q=1,QB=0。当控制时钟的采样相clk1到达时，clk1d&Q=1，电容C3被充电到Vref+。当积分相clk2到达时，储存在C3上的电荷，被传送到放大器负输入端，与C1上的电荷相减以后，进行积分，使得积分器的输出下降。反之，当比较器输出Q=0,QB=1时，电容C3被充电到Vref-，当积分相到达时，电荷相加积分后，使积分器的输出上升。这样就完成了1位D/A的转换，系统形成了负反馈，使得数字输出如影随形地跟随模拟输入。
3 二阶Δ-ΣA/D调制器的仿真
CMOS温度传感模块将温度信号转换成与之对应的电压信号,并经过电平移位，增强其驱动能力。转换得到的电压信号进入二阶Δ-Σ调制器，锁存比较器得到的数字信号再进入14 bit计数器进行计数。静态仿真波形如图4，在25℃下，温度传感模块输出电压经过电平移位后VTOUT=2.6 V，即为二阶Δ-Σ调制器的输入。
动态仿真采用了频谱分析FFT法，仿真条件为：输入正弦信号频率为800 Hz，幅值为0.4 V，得到系统总的输入输出波形的SPICE仿真波形如图5所示。在输入信号平衡点附近的区间，输出信号变化比较快，而在输入信号接近于最大值时，输出信号变化较慢。这正是由Δ-Σ调制器是对前后两个采样值之差进行量化引起的，因为在平衡点附近，输入信号变化很快，而在最大值附近输入信号变化相对缓慢。根据输出的仿真结果，利用HSPICE编写FFT的网表对调制器的输出信号进行FFT处理，以求得该系统的信噪比。求得的输出信号的功率谱密度如图6。可以得到该系统的信噪比SNR为82 dB，有效位数。可以看到HSPICE的仿真结果与Matlab中的仿真结果SNR=87 dB不同，这是由于Δ-Σ调制器的非理想特性造成，如时钟抖动、开关噪声、积分器有限带宽和饱和电平等。
智能温度传感芯片集成了带隙基准电压电路、偏置电路和控制时钟产生电路等外围模块。利用Matlab simulink对二阶Δ-Σ调制模块进行建模、仿真和参数设定;采用轨对轨折叠式共源共栅放大器增大信号输入范围;并利用正反馈的高速锁存比较器，提高了转换速度。应用Cadence和HSpice仿真工具对系统进行了仿真，并从仿真结果来看，其信噪比为82 dB，精度可以达到14 bit，测温动态范围为-50℃～150℃。在完成电路设计的基础上，应用Cadence的Vituoso Layout Editor完成了系统的所有版图设计，通过了基本的版图验证，证明其符合生产流片的要求，并进行样片的生产，已经成功流片和测试。
参考文献
[1]YAO L,STEYAERT M,SANSEN W.A 1 V140 uW 88 dBaudio sigma delta modulator in 90 nm CMOS[J].IEEEJournal of Solid-state Circits,2004,39(11):1182-1817.
[2]HORN G V D,HUIJSING J H.Integrated smart sensorcalibration[J].Analog Integrated Circuits and Signal Process-ing,1997,14:207-222.
[3]David A Johns,Ken Matin著模拟集成电路设计[M].曾朝阳译.机械工业出版社.2005:283-288.
带通ΣΔ调制器 篇3
各式各样的便携电子终端设备见证了模拟混合信号电路的发展。作为连接外部模拟接口和内部数字处理器的重要组成部分,数模转换器遇到了高分辨率和低功耗需求的挑战。作为其中的一项重要技术,Sigma-Delta (Σ-Δ)调制,在低信号频率和高分辨率设计中,由于其与生俱来的线性特点、比较低的抗混叠滤波器技术要求和较强的模拟电路的鲁棒性优势,而且模拟电路设计相对简单,易于低功耗的设计实现,而被广泛采用[1,2,3,4]。
其中用的最多的方法是基于开关电容(SC)的数据采样方案。开关电容Σ-Δ调制器和连续时间(CT)的技术相比,能更有效地在标准CMOS工艺中实现,因此在混合信号系统设计中更受青睐[5,6]。但是模拟集成的考虑,包括时钟抖动、开关热噪声、非理想积分器和饱和电压等非理想因素,在高分辨率的开关电容Σ-Δ调制器的设计中会有影响[7,8]。
在相同功耗的条件下,高阶调制器是一个普遍采用达到所需要的信噪比SNR要求的方案。通常,高阶单环或者是多级噪声整形MASH结构在实际的数模转换器设计中采用1 bit的量化器来达到好的指标表现[9]。
关于基本结构与行为级模型的研究,之前的研究工作大多集中在经典的级联结构。本文不光会包括经典级联结构的仿真和阐述,更加加入了多级噪声整形结构的讨论和分析。通过SIMULINK,在调制器内在的非理想因素行为级仿真优化过程中,建立了一系列的非理想模型,一方面验证了需求日益增加的多级噪声整形结构同样适用非理想模型的行为级仿真,另一方面也阐述了不同的非理想因素对于经典结构和多级噪声整形MASH结构的影响分析。
1 二阶Σ-Δ模型
各种各样Σ-Δ架构选择繁多,主要针对的是分辨率、带宽、电路复杂性和调制器稳定性间的不同权衡取舍。在最近的十年,经典的高阶单环结构和多级噪声整形MASH结构是被频繁采用的方案[10,11]。考虑到之前研究者的一些工作,这篇文章的讨论以二阶为主,包括二阶经典结构和多级噪声整形“I-I”结构。
1.1 经典二阶架构
经典二阶Σ-Δ调制器应用广泛,图1(a)中表示的就是理想二阶单环单比特量化器的Σ-Δ调制器模型。
信号传递函数 (STF) 和噪声传递函数(NTF)如下:
STF(z)=z-2 (1)
NTF(z)=(1-z-1)2 (2)
所以,系统传递函数为:
Y(z)=X(z)STF(z)+E(z)NTF(z)=X(z)z-2+E(z)(1-z-1)2 (3)
1.2 多级噪声整形“I-I”架构
多级调制器级联独立的每级结构,不会对整个系统的稳定性造成影响。一个二阶的调制器,多级噪声整形“I-I”,通过级联两个一阶的调制器得到,具体模型在图1(b)中显示。
在第一级:
Y1(z)=X(z)z-1+E1(z)(1-z-1) (4)
在第二级:
Y2(z)=E1(z)z-1+E2(z)(1-z-1) (5)
所以系统传递函数:
Y(z)=Y1(z)z-1-Y2(z)(1-z-1)=X(z)z-2-E(z)(1-z-1)2 (6)
从噪声整形的效果来看,经典结构和多级噪声整形调制器之间没有差别。但是,不同的架构会带来不同的芯片制作考虑,而产生的模拟集成电路非理想问题对于不同的架构会有着不一样的影响。
2 模拟集成的非理想建模
2.1 时钟抖动
开关电容电路的工作原理是基于每个时钟相位的电荷完全转移,属于采样数据系统的范畴。这类系统中,时钟周期本身的变化对电路指标没有直接的影响,这意味着时钟抖动的效果可以完全用计算采样信号来表现。因此,时钟抖动不能影响架构和调制器环路的选择。
由于开关时间的变化,也就是时钟抖动的存在,产生了非标准采样和错误信号能量。这个错误信号不仅与输入信号有关,还体现出一定的统计特性。当输入信号是一个幅度为A,频率为fin的正弦信号,假设瞬时采样产生的误差总量δ,则这样的误差:
undefined
信号频率越高幅度越大,将会产生越大的信噪比损失,公式(7)表明了这一点。采样的不确定变量δ是一个标准差为Δτ的高斯随机过程。假设抖动噪声是白噪声,则误差会有从0 到fs/2频带的归一化功率谱密度,总能量为(2πfinΔτA)2/2,这个能量可以被高过采样率所削减。
2.2 热噪声
热噪声与采样开关有关,是开关电容电路Σ-Δ调制器中最重要的噪声源。它会在每一次采样时对积分器的输入造成影响。所谓的集成电路中的热噪声是因为热能量所造成的载流子的随机运动产生。这种行为会在平衡态的时候达到均衡,所以会有白色的频谱,而且带宽限制是与采样电路的等效时间常数有关,能量可以表示为
undefined
其中,k是玻尔兹曼常数,T是绝对温度,Cs是采样电容大小。有限大小电阻Ron被建模为带有能量为4kTRonΔf的噪声源。等效的开关热噪声电压可以相应的叠加到输入信号中去。
undefined
其中,n(t)代表带有单位标准差的高斯随机过程,而b是积分器增益。
2.3 非理想积分器
单位增益的理想积分器的z域传递函数为,
undefined
一些非理想的因素会使得实际的积分器的工作行为与理想的状态有差别。在开关电容积分器中,电荷的不完全转移是影响Σ-Δ调制器的主要因素,而这一现象是由于运算放大器的非理想造成的,主要是有限直流增益、带宽、电压转换速率和饱和电压等因素。
2.3.1 直流增益
在公式(10)中描述的积分器的直流增益是无穷大的。实际上,真实的积分器增益是有限的,而且这有限的增益会把理想积分器的极点从直流(z=1)处移开。这种“泄漏”效应意味着前一级的输出只有比例为α的一部分会被加入到输入采样中,而带有泄漏效应的积分器的传递函数就成为:
undefined
其中,泄漏参数α=1-ks/A0 ,ks=Cs/Cf ,A0 是运算放大器的有限直流增益。而积分器的直流增益H0 :
undefined
有限直流增益会增加低频段的带内噪声。
2.3.2 带宽和电压转换速率
带宽和电压转换速率是运算放大器的两个重要指标参数。有限带宽和电压转换速率之间相互影响联系,可以解释成一个非线性的增益。这个非线性增益会给每个时钟周期带来非理想的瞬时响应,这会在积分周期里面带来非完整的电荷转移在第n个积分周期(当开关Φ2是打开的)积分器的输出,
undefined
其中,Vs=Vin(nTs-Ts/2),α是积分器泄漏参数,时间常数τ=1/(2πGBW),GBW是负载为Cf时运算放大器的单位增益频率。这条曲线当t=0时达到最大值。
undefined
这里需要考虑两个特殊情况:
①公式(14)中所表示的值比运算放大器的电压转换速率低。这种情况下,电压转换速率的限制将不会存在,输出电压会符合公式(13)的描述。
②公式(14)中所表示的值比运算放大器的电压转换速率高。这种情况下运算放大器会受到电压转换速率的限制,短时间内的输出电压会与电压转换速率线性相关。具体如下公式表示(假设t0
t≤t0v0(t)=v0(nT-T)+SR×t (15)
undefined
考虑到公式(15)和(16)需要满足在t0连续可导条件,所以可知:
undefined
如果t0>T,只需要公式(11)来描述整个时钟周期的电压输出。
Matlab函数可以实现了上述的公式描述,来计算任何时间点的积分器电压输出。这个结果会与采样信号有所不同,因为直流增益,带宽和电压转换速率等的限制会产生谐波影响,从而削减了Σ-Δ调制器的信噪比。
2.3.3 饱和电压
积分器输出端的电压摆幅取决于信号的幅度和量化噪声。当积分器输出超过了运算放大器的动态范围,信号会被剪切到饱和电压,导致反馈控制的失效。所以将信号的大小控制在所采用的运算放大器的饱和电压范围以内是很重要的。而饱和电压的建模可以很容易地在SIMULINK中实现,在积分器的反馈环路中采用Saturation模块来模拟。
2.4 非理想量化器
量化器存在着电压漂移和迟滞等非理想情况。对于1 bit的Σ-Δ调制器来说,量化器可以用比较器来实现,因为其动态范围足够大能满足应用要求。比较器的电压漂移可以用前一级放大器的直流增益来减少影响,这样的话调制器也会对其不敏感。迟滞的产生会通过将噪声频谱移向信号带内从而增加噪声能量。电压漂移和迟滞都能在SIMULINK中用Relay模块建模。
二阶 Σ-Δ 调制器非线性模型,包括经典单环结构和多级噪声整形“I-I”结构,都用SIMULINK搭建,并在图2中显示。
3 仿真结果与分析
为了验证本文中所阐述的,影响开关电容Σ-Δ调制器的行为级模型,做了如图2所示的基于经典二阶结构和多级噪声整形“I-I”结构的仿真。在两种结构的行为级仿真中,只有第一级的非理想因素被考虑到了,那是因为第二级积分器的影响,特别是对信噪比的影响基本被整形和抑制了。
仿真参数总结如表1所示。
表2比较了两种结构下,理想和非理想条件下对各自结构调制器的信噪比和等效分辨率的影响。
考虑经典二阶Σ-Δ结构,可以看出热噪声会增加带内噪声的影响,而电压转换速率的限制则会产生谐波干扰。非理想积分器的非理想效应有着更严重的影响,这也就意味着在运算放大器的设计上要有更多的工夫从而提高实际调制器的表现。关于多级噪声整形 “I-I”Σ-Δ结构,热噪声和电压转换速率有着相似的负面效果,它们都会带来谐波干扰。假设在多级噪声整形 “I-I”Σ-Δ调制器中有电路的实际性非理想因素存在,而第二级的积分器是理想的,则第一级积分器的传递函数可以表示为公式(11),和公式(6)相比较,多级噪声整形 “I-I”Σ-Δ调制器的输出就变为:
undefined
公式(18)的第一项包含信号,而且不仅仅是一个带有单纯延迟的信号,而是会有纹波。第二项是第一级的未整形噪声,第三项是经过第一级整形的一阶整形噪声,第四项是需要整形的二阶噪声信号。如果非理想因素影响很大,则未整形信号会在受到二阶噪声整形的噪声中占主导地位。实际中,如果多于两级级联,则类似于量化误差泄漏的积累会在相当程度上削减由级联结构带来的信噪比改善。
4 结束语
带通ΣΔ调制器 篇4
在一些大型场所中, 音频信号需要传送的距离通常达到几百米远, 扩声系统设计中最为关键的问题是解决微弱的音频信号的远距离优质传输。传统的模拟传输方式难以解决信号损耗和电磁干扰及接地干扰等难题[1], 因此, 模拟音频已经无法适应整个扩声系统最基本的要求[2]。随着电子技术和数字化技术的飞速发展, 数字音频已经在音频传输等各个应用领域得到了广泛的应用。采用数字信号进行传输和处理的优点是数字信号对干扰不敏感, 整个系统的信噪比及失真与传输距离无关, 其优良的性能指标是模拟传输所无法比拟的。目前数字音频处理系统中通常需要专用的音频处理芯片和高性能微处理器, 方案成本高。
Δ-Σ调制技术采用较高的采样频率 (远高于奈奎斯特采样频率) 进行信号采样, 采用较低的量化位数实现较高的ADC分辨率 (“以速度换精度”) [3], 同时量化噪声整形技术能将量化噪声推向高频端, 从而大幅地提高信噪比[4], 音频信号的还原可以采用专用的1-bit DAC实现[5]。本次设计方案利用Δ-Σ调制技术可将模拟的音频信号变成高速的比特数据流 (PCM) , 得到的高速比特数据流信号控制发光器件发光, 将数据转换成光信号向外传输。接收端利用太阳能电池实现光信号的检测和提取, 信号经放大、整形后, 通过模拟开关和切比雪夫滤波器后实现音频信号的还原。
1 系统结构及原理
1.1 系统结构
系统主要包含发射装置和接收装置两部分, 其结构框图如图1所示, 发射装置利用Δ-Σ调制器将音频信号转换成高速比特流信号, 驱动红外发光二极管, 将音频信号转换成红外光信号进行发送。接收装置利用太阳能电池接收红外光信号, 信号经放大、整形、滤波等处理后, 经D/A转换后还原成音频信息进行输出, 从而实现音频信号的无线传输。
1.2 工作原理
Δ-Σ调制器的工作原理是采用远大于尼奎斯特采样频率对输入的模拟信号进行采样, 内部包含积分器、量化器和D/A转换器, 实现用低位量化达到高分辨率的目的[6]。采样的模拟信号与上一时刻的采样信号 (反馈信号) 进行差动比较, 同时将产生的差动信号 (±Δ) 进行积分后送入比较器中进行量化输出, 有效的改善了噪声信号比 (SNR) 。接收装置利用太阳能电池作为接收器件, 实现红外光信号的接收, 理想PN结太阳能电池可以用一恒流源 (光生电流) 及一理想二极管的并联来表示。实际上, PN结太阳能电池存在着内阻和漏电阻的影响。当漏电阻小于100Ω后, 对太阳能电池的影响可以忽略不计。
2 信号处理与硬件设计
2.1 发射装置信号处理
图2所示为发射装置电路图, 信号采集电路利用Δ-Σ型调制器AD7400A以10 MSPS进行音频信号采样, 输出和音频信号幅值成对应关系的高速1位数据流。信号发射电路利用AD7400A输出的高速比特流信号作为控制信号控制三极管导通, 将高速比特流电信号转换成红外光信号向外传播。红外发光二极管选用SIR-568ST3F, 该二极管的开关频率可达50MHz, 频率响应特性高。
2.2 接收装置信号处理
由于发射端发射频率较高, 当传输距离较远时, 太阳能电池接收的信号微弱, 如果直接利用, 信号几乎淹没在噪声中。因此设计了信号前级放大电路, 通过电容隔离直流噪声, 对信号进行2级放大后输出。放大后的信号经过CMOS单刀双掷开关AD849后, 将发射端发射的高速比特流信号还原成模拟信号, 实现音频信号的复现。为了滤除Δ-Σ调制过程中产生的高频噪声, 需要对还原的模拟信号进行滤波。为了保证噪声衰减效果, 要求滤波器的阶数高于调制器阶数。由于切比雪夫滤波器有较好的通带特性和较大的阻带衰减, 当采用相同的滤波器阶数时, 切比雪夫响应比巴特沃兹或贝塞尔响应更能提供陡峭的滚降。滤波器利用运算放大器AD8646设计成一个四阶切比雪夫滤波器, 该运算放大器支持轨到轨输入和输出、单电源工作, 具有良好的低噪声性能, 完整的具电路如图3所示。
3 实验数据
为了验证方案的实际效果, 对装置进行了实验调试, 图4-a) 所示为DS1052E示波器采集的发射装置波形图, 通道1 (CH1) 为原始音频信号, 通道2 (C H 2) 为Δ-Σ调制器采集后得到的高速比特流信号。图4-b) 所示为DS1052E示波器采集的接收装置波形图, 通道1 (CH1) 为太阳能电池输出的高速比特流信号, 通道2 (CH2) 为经模拟开关输出后得到的还原音频信号, 实验数据表明该方案可以实现音频信号的无线传输。
4 结论
针对有线音频传输存在的信号传输损耗问题, 将二阶1位Δ-Σ调制器应用于音频信号的采集中, 将音频信号转换成高速比特流信号。为了方便实现发送和接收的方向对准, 采用太阳能电池板进行信号的接收, 设计了四阶切比雪夫滤波器, 有效的抑制了高频噪声。实验数据表明:装置具有噪声小、效率高、低电流功耗等特点, 值得推广和借鉴。
摘要：本文针对有线音频传输的存在信号损耗和干扰问题, 提出一种基于Δ-Σ调制技术的无线音频数字传输方案, 方案利用Δ-Σ调制器对音频信号进行采集, 将采集得到的高速比特流数据通过红外光的形式向外无线传输。同时为了增加接收面积, 方便解决发送、接收的对准问题, 利用太阳能电池对光信号进行检测和提取, 光电转换后得到的接收信号经模拟开关和切比雪夫滤波器后完成音频信号的还原。实验数据表明, 该方案结构简单, 成本低, 同时信号失真小。
关键词：无线音频,Δ-Σ调制,高速比特流,太阳能电池,切比雪夫滤波
参考文献
[1]王浩然.数字化无线传输在广播直播中的应用[J].西部广播电视, 2013, (18) :144-146
[2]廖贵成, 韦剑华.高性能数字音频传输系统的设计与实现[J], 中国有线电视, 2010, (02) :165-168
[3]周长攀, 杨贵杰, 苏健勇.基于Δ-Σ调制原理的全数字轴角变换算法[J].电机与控制学报, 2013, 17 (8) :1-7
[4]周浩, 曹先国.一种高阶1-bit插入式Δ-Σ调制器设计[J].半导体技术, 2007, 32 (02) :147-1 49
[5]陈国平, 简献忠, 肖儿良.1.5 bit数模转换单元电路设计[J].微计算机信息, 2010, 6 (12) :184-186
带通ΣΔ调制器 篇5
MEMS陀螺接口电路的数字集成化已经成为MEMS陀螺发展的一个最热门的方向, 所以高性能模数和数模转换器对于数字陀螺接口电路的集成就变得格外重要[1]。如图1所示, 在一个数字陀螺的经典系统结构中, DAC担负着将DSP处理后的数字信号转换为模拟信号的作用, 然后将模拟信号反馈给陀螺, 从而实现闭环数字控制的功能, 用来保证整个系统的稳定。相对于传统的耐奎斯特数模转换器而言, Sigma-Delta数模转换器能够实现更高的精度, 这对于提升MEMS数字陀螺系统的整体性能而言具有非常重要的现实意义[2]。此外, 针对于多位量化数字调制器的内部DAC不匹配导致的非线性问题, 对DWA模块进行了改良设计, 并且通过FPGA验证, 得到了预期的结果。
1 Σ-ΔDAC结构
一个典型的Σ-ΔDAC的系统结构如图2所示。输入数字信号x (n) 是经过耐奎斯特频率fs采样得到的。数字插值滤波器的主要功能是对数字信号进行二次采样, 从而提高数字信号的采样频率, x1 (n) 的位数L大于或等于x (n) 的位数N。信号x1 (n) 通过Sigma-Delta数字调制器进行量化来降低输出精度, 并抑制量化噪声。当输出的位数M>1时, 内部M位DAC由于器件之间存在失配误差, 会产生非线性问题[3]。因此需要采用动态单元匹配技术 (DEM) 减小内部M位DAC的非线性[5,6,7]。
综合分析各个结构的优缺点, 折中考虑后, 本文中的Σ-Δ数字调制器最终采用了三阶四比特量化的单环前馈结构 (CIFF) 。图3为NTF经过零点优化后的最终结构, 经过零点优化的结构其量化噪声能够显著降低, 并且稳定性也得到显著提高。图4为系统结构的仿真结果。当输入信号为频率为50 k Hz、归一化信号幅度为0.5的正弦波, 系统的采样频率为12.8 MHz时, 得到输出功率谱密度 (PSD) 。在100 k Hz的信号带宽内, 系统的SNDR能够达到120.3 d B, 有效位数达到19.7位, 满足数字陀螺的性能要求。
2 改进型DWA
动态元单元匹配技术 (DEM) 是一种对D/A转换器中温度计码线性化处理的方法, 而数据加权平均 (DWA) 由于具有整形效果明显、硬件实现简单、节省硬件开销等特点而最为常见。向调制器输入小幅度的信号时, 数字调制器的输出代码值将大部分集中在中间值及其附近, 这相当于连续向内部DAC输入固定直流值。因此, 动态匹配单元的误差将会周期化, 即在基带内产生噪声。本文使用的改进的DWA (IDWA) 的基本思想是通过增加单元DAC的数量[8], 使得单元DAC的数量大于调制器的量化等级, 以此来解决上述问题。图5是IDWA的算法结构图。图6是IDWA中的单元选择逻辑 (ESL) 模块框图。IDWA与传统DWA模块相比还具有一些优点。首先IDWA系统反馈回路中的输入以及求和端均可以使用B位有符号信号, 而不必为DWA中的B+1和B+2位有符号信号;其次是在DWA系统反馈回路的反馈信号中, 不必使用求余算法, 降低了系统结构的复杂性。在Matlab中建立DWA-DAC和IDWA-DAC系统, 进行仿真对比。当向两种系统输入幅度为-2.5 d B、频率为20 k Hz的信号时, 都能完成失配误差整形, 产生的杂波被整形到高频处。但如果幅度降低到-22.5 d B时, 情况会变得不同。图7和图8分别是输入幅度-22.5 d B时的DWA-DAC输出功率谱和IDWA-DAC输出功率谱。由图中可以看出DWA-DAC输出功率谱信号带宽内出现了寄生杂波, 产生的失真将会降低调制器的动态范围, 而相同条件下的IDWA-DAC仍然能够很好地完成失配误差整形, 保证了带宽内的信号精度。因此通过对比可以发现, 当向数字调制器输入小幅度信号时, 相比于典型的DWA算法, IDWA算法能够有效提高调制器的动态范围。
3 仿真结果
本文中Sigma-Delta数字调制器的硬件实现如图9所示, 其中的各个参数都采用了CSD编码优化, 可以大幅度地减少硬件的消耗。
对调制器进行Verilog代码实现, 整个系统在modelsim下的仿真结果如图10所示。从波形上可以看到, 此结构实现了多位量化Σ-Δ数字调制器的功能。
4 FPGA验证结果
最后利用FPGA进行Σ-Δ数字调制器的综合和验证, 本文使用的FPGA芯片是Xilinx公司Spartan3E系列XC3S500E产品。经过综合后输入频率50 k Hz的正弦波, 采样率为12.8 MHz, 经过FPGA处理之后, 图11为利用Chip Scope Pro抓取的波形。将Σ-Δ数字调制器输出数据从FPGA中导出, 对导出的数据进行FFT运算, 二次谐波小于-140 d B, 三次谐波小于-135 d B, 最大信噪失真比能达到120 d B, 有效位数能达到19位以上, 满足设计要求。
5 结束语
本文设计了一款三阶四位量化的Σ-Δ数字调制器, 并且对DWA结构进行了算法改进。最后利用FPGA验证了设计的正确性, 达到了设计要求, 实现了预期的设计目标。
参考文献
[1]LIN L, LIU D, CUI J, et al.Digital closed-loop controller design of a micromachined gyroscope based on auto frequency swept[C].IEEE International Conference on NEMS, 2011 (6) :654-657.
[2]GE F, LIU D, LIN L, et al.Fast self-resonant startup procedure for digital MEMS gyroscope system[C].The 7thIEEE International Conference on NEMS, March 2012:669-672.
[3]RODJEGARD H.A digitally controlled MEMS gyroscope with 3.2 deg/hr Stability[C].Digest of Technical Papers.IEEE Transducers’05, The 13thInternational Conference on Solid-State Sensors, Actuators and Microsystems, June 2005 (1) :535-538.
[4]Li Bingxin.Design of multi-bit sigma-delta modulators for digital wireless communications[D].Ph D dissertation, Royal Institute of Technology, 2003:40-45.
[5]WELZ J, GALTON I.Necessary and suffcient conditions for mismatch shaping in a general class of multibit DACs[J].IEEE Trans.Circuits Syst.II, Analog Digit.Signal Process., 2002, 49 (12) :748-759.
[6]Sun Nan.High-order mismatch-shaped segmented multibitΣ-ΔDACs with arbitrary unit weights[J].IEEE Transactions on Circuits and Systems I, Feb.2012, 59 (2) :295-304.
[7]GALTON I.Why dynamic-element-matching DACs work[J].IEEE Transactions on Circuits and Systems II, 2010, 57 (2) :69-74.
带通ΣΔ调制器 篇6
ΣΔ调制应用于D类放大器可以采用开环结构,但是采用开环结构功率输出级的噪声和非线性失真无法得到有效抑制,因此,设计了一种带负反馈的D类放大器结构[5],如图1所示。
这种带负反馈结构的D类放大器,将功率输出级的噪声和非线性失真通过反馈接入到ΣΔ调制器的输入端,构成一个闭环系统,通过ΣΔ调制器的噪声整形技术以及闭环反馈结构达到抑制功率输出级噪声和失真的目的。
1 系统建模
在该ΣΔ调制的D类放大器系统建模中,可以考虑将功率输出级的噪声和非线性失真用图2所示的功率输出级噪声模型来表示。随机噪声分布可以用一个高斯分布函数表示,输出级的非线性失真可以用二倍输入信号频率处的谐波分量表示[2],这里不考虑更高次谐波分量的影响。
根据以上建立的输出级噪声和失真模型,在Matlab的Simulink环境下分别建立一个开环和闭环D类放大器非理想模型如图3和图4所示。
图3表明,在ΣΔ调制器非理想模型的输出端加上D类放大器时,输出级的噪声和非线性失真模型,功率输出级放大倍数用一个增益模块K表示,输出为放大的开关信号。图4表明,在ΣΔ调制器非理想模型的反馈回路加上输出级的噪声和非线性失真模型,将输出级的噪声和非线性失真通过反馈接入到ΣΔ调制器的输入端,构成一个闭环系统。
2 仿真分析
为考查输出级噪声和非线性失真对闭环D类放大器性能的影响,这里,ΣΔ调制器的仿真参数:过采样率OSR=128,带宽BW=25 kHz,采样点数N=65 536,采样频率Fs=6 400 kHz,输入正弦波频率Fin=7 812.5 Hz,输入正弦波幅值0.487 7 V。保持其他条件不变,分别对功率开关输出级的噪声和非线性失真与输出信噪比之间的关系进行仿真分析,如图5和图6所示。
图5表明,当二倍信号频率处的一次谐波分量幅值<0.2 V时,输出信噪比保持在90 dB以上,当幅值>0.2 V时,输出信噪比急剧下降,系统变得不稳定。图6表明,在噪声幅度不大于0.1 V时,输出信噪比基本保持在90 dB以上,当幅度>0.1 V时,输出信噪比急剧减小。因此,当噪声和非线性失真超过某个界限值时,调制器将变的不稳定,从而严重影响D类放大器的性能。
这里非线性失真的幅值取0.1 V,噪声幅值取10-6 V,考虑在实际应用中噪声和非线性失真一般不超过模型的设定值,对建立的开环和闭环D类放大器非理想模型分别进行仿真分析,输出信号的功率谱密度如图7～图10所示。
图7给出了开环D类放大器非理想模型输出信号的功率谱密度,图8给出了图7基带部分细节,从图中可得,一次谐波分量的峰值为-30 dB,如果不加以抑制,将严重影响D类放大器的性能。图9为闭环D类放大器非理想模型输出信号的功率谱密度,图10为图9基带部分细节,从图中可以得出,功率输出级的一次谐波分量基本得到抑制,输出信噪比保持在90 dB以上,满足设计要求,同时,各级积分器的输出范围和量化器的输入范围都在-1～1 V,未发生过载现象,该闭环D类放大器的系统的稳定性可以得到保证。
3 结束语
文中在一个5阶低通ΣΔ调制器的基础上,设计一个带负反馈结构的D类放大器,对ΣΔ调制应用于D类放大器进行系统建模和仿真分析,仿真分析表明,ΣΔ调制的过采样技术、噪声整形技术以及闭环D类放大器的负反馈结构能够有效的抑制低频段的噪声和谐波失真,由于功率谱总能量保持不变,只将低频段的噪声和谐波失真能量推至高频段,从而在基带内实现较高的信噪比。应用于音频D类功放,可以通过低通滤波器来滤除高频谐波能量,降低电磁干扰的危害,有效改善D类放大器的电磁干扰性能。
摘要：针对传统D类放大器脉宽调制技术引起的电磁干扰问题,将一个5阶低通ΣΔ调制器应用于一种带反馈闭环结构的D类放大器中。通过建立ΣΔ调制D类放大器的非理想模型,考察输出信号的功率谱特性。仿真分析表明,该模型能够有效抑制低频段的噪声和谐波失真,在基带内实现较高的信噪比,应用于D类功放,与传统脉宽调制方式相比,有效地改善电磁干扰性能。
关键词：D类放大器,ΣΔ调制,电磁干扰,功率谱密度
参考文献
[1]GAALA A S.Integrated stereo delta-sigma class D amplifier[J].IEEE Journal of Solid-State Circuits,2005,40(12):2388-2397.
[2]FUJIMOTO Y S,PSCAL L R,MASAYUKI M.A delta-sigmamodulator for a 1-bit digital switching amplifier[J].IEEEJournal of Solid-State Circuits,2005,40(9):1865-1871.
[3]SCHREIER R.An empirical study of high order single-bitdelta-sigma modulator[J].IEEE Transactions On CircuitsAnd System,1993,40(8):309-466.
[4]李冬梅,高文焕,张鸿远.用于过采样ΣΔA/D转化器的ΣΔ调制器[J].微电子学,2000,30(2):72-82.
[5]ENRICO D,GIUSEPPE D.A current mode power sigma-delta modulator for audio applications[J].IEEE Trans onIndustrial Electronics,2005,52(1):236-242.
[6]HEIN S,ZAKHOR A.On the stability of sigma delta modula-tors[J].IEEE Transactions on Signal Process,1993,41(7):2322-2348.
[7]李冬梅,高文焕,张鸿远,等.过采样Sigma Delta调制器的研究和仿真[J].清华大学学报:自然科学版,2000,40(7):89-92.