基带调制

2024-06-23

基带调制（通用3篇）

基带调制篇1

0 引言

Tetra是欧洲电信标准协会(ETSI)提出用于应急场景无线通信调度的数字集群通信系统[1,2]。在开发基于软件无线电架构Tetra数字接收机的过程中,π/4 DQPSK数字调解器、各类卷积编解码算法实现一直是研究重点,而这些研究的默认前提是接收信号已经被数字化了,但数字化过程是否优化却并未被充分关注。通常在模数转换之前需要用模拟抗混叠滤波器来保证采样后信号频谱不会由于混叠而失真。A/D转换分辨率越高,信号/量化噪声比也越高,但对抗混叠滤波器阻带衰减要求也越高,因为它对混叠噪声更敏感。为降低抗混叠滤波器复杂性(比如用RC滤波电路实现),只能放松对其阻带衰减要求,相应地也要减少A/D转换位数。

1 ΣΔ调制的降噪设计分析

1.1过采样与转换器分辨率的转化

假设基带输入信号最高频率为fmax,采样速率为Fs,A/D转换过程中引入固有量化噪声功率为:σ2=q2/12=2-2(B-1)/12(归一化)。其中,q为量化步长,B为A/D位数。对于随机模拟输入信号,量化噪声能量均匀地分布在有效带宽(0,Fs/2)内,量化噪声功率谱密度为:Pe(f)=σ2/Fs。在基带内的噪声功率为:

Pe =∫ $_{- f_{\max}}^{f_{\max}}$ Pe(f)df=2fmaxσ2/Fs。

如果提高采样速率(采用过采样),就可以使量化噪声能量分布在更宽的频带内,这样便降低了感兴趣的信号频带内量化噪声功率,降低了同样信号/量化噪声比情况下所需A/D转换器位数。以奈奎斯特采样率(Fs=2*fmax)下所需A/D分辨率为基础,当采用过采样比为256的采样率(Fs=256*2*fmax)时,功率谱密度变为原来的1/256,原来信号带宽内的噪声功率也为原来的1/256,信号/噪声比提高至原来的256倍(约24 dB)。对于峰值刚好充满A/D范围的正弦波输入而言,每增加一位所提高的信号/噪声比为[7]:SQNR=6.02*B+1.7 dB,相当于增加了将近4 bit,即,在256倍奈奎斯特采样率下,如要求A/D输出相同的信号/量化噪声比,分辨率可以减少4位。

然而,仅靠过采样降低A/D转换分辨率代价太大,效果也不够明显。在过采样基础上进行噪声整形,即可将低频段噪声移到信号频带之外的高频段,以便后续将其滤除,即为ΣΔ调制。

1.2 ΣΔ调制的噪声整形

对于过采样后的离散信号,其相邻样点之间相关性得到增加,可以用较少比特位数来表示而并不降低信号的保真度,这是传统Δ调制器的实现原理。如果在传统Δ调制器中增加反馈环路和积分部件,即可获得具有噪声整形功能的ΣΔ调制器。图1所示为典型的ΣΔ调制器结构。

图中,x(n)为过采样后的离散信号,y(n)为一比特数字输出,E(z)为量化噪声的z变换,H(z)为噪声传递函数,实际上可以看成是一个噪声调制滤波器,它能够将低频段量化噪声调制到高频段,改变噪声功率在频带中的分布,使得信号通过抽取滤波器后即可有效地滤除噪声。

ΣΔ调制器可以用噪声传递函数来描述。输入信号经过采样处理和ΣΔ调制器噪声滤波,输出信号可表示为:

Y(z)=X(z)+E(z)H(z),

式中,X(z)为输入信号的z变换,Y(z)为输出信号的z变换。噪声传递函数实质上是在直流处有一零点的高通滤波器,其作用是将量化噪声能量移向高频。噪声传递函数的选择涉及到噪声整形效果,也关系到相位特性、实现复杂度等问题,对比了2类噪声传递函数:H1(z)=(1-z-1)n和H2(z)=z-1(1-z-1)n/(1-(1-z-1)n)(n为阶数),最后选定3阶H2(z)=z-1(1-z-1)3/(1-(1-z-1)3)为本方案所用。

2降速抽取滤波设计

输入信号经过过采样和ΣΔ调制之后,其输出含有较小的带内噪声以及很大的带外量化噪声,通过低通数字滤波器可将其滤除。但此时采样速率较高,需要通过抽取的方法对输出信号进行降速,然后完成低通滤波。降速抽取滤波器包括一个数字抗混叠滤波器g(k)以及一个抽取器,抽取因子为M。抽取器的功能是将采样频率从Fs降到Fs/M。为了避免输出低频段信号发生频谱混叠,在输出信号前面加一个带限滤波器,使频率不超过Fs/2M。

当抽取速率变化较大时,可采用二级或多级抽取滤波器进行采样速率转换,它能够渐进地降低采样速率。多级抽取系统抽取因子可表示为:M=M1*M2*M3…MI,其中MI代表各级抽取因子,它是一个整数。对于M>>1,采用多级结构抽取滤波器能够大大降低总的计算量和存储要求,减轻滤波器的设计难度。总的数字滤波器指标可表述为:

通带:0≤f≤fp;阻带:Fs/2M;通带波纹:δp;阻带波纹:δs;其中fp<Fs/2M,Fs是原始采样频率,fp是原始信号中感兴趣的最高频率。

对于一个多级抽取滤波器,为保证总的滤波效果,各级滤波器指标分别为:

通带:0≤f≤fp;阻带:(Fi-Fs/2M)<f<Fi-1/2,i=1,2,…I;通带波纹:δp/I;阻带波纹:δs。

3 Tetra系统基带模数转换的优化设计

3.1设计要求

Tetra系统定义了如下的无线传输参数,调制方式:π/4 DQPSK;调制符号传输速率:18 ksps;信道间隔:25 kHz。考虑基带收发信机的整体数字设计,取每个调制符号以8个样点表示,即基带信号的采样率为18 ksps*8=144 ksps。综合考虑过采样比和系统实现复杂度,取过采样速率为Fs=2.304 Msps,ΣΔ调制器噪声传递函数H(z)=z-1(1-z-1)3/(1-(1-z-1)3)。过采样输出后需要进行1/16速率的抽取滤波器处理,将采样速率降为144 ksps,按照分级抽取方法分别设计实现比值为整数因子M1=8和M2=2的滤波器,形成一个2级的抽取因子为M=M1*M2=16的FIR滤波器。

2级抽取滤波器的总体指标为:fp=23 kHz;fs=27 kHz;δp=0.01 dB;δs=74 dB。设计中可以分别计算出第1级和第2级低通滤波器的设计指标。

3.2设计过程及结果

对于ΣΔ调制器,根据给定的噪声传递函数H(z)=z-1(1-z-1)3/(1-(1-z-1)3),可以得到其离散冲激响应,进而完成设计。

对于抽取滤波器第1级,M1=8;输出采样频率F1=Fs/M1=2 304/8=288 ksps;阻带频率fs1=F1-Fs/2*M=288-2 304/(2*16)=216 kHz;Δf1=(fs1-fp)/Fs=(216-23)/2304=0.083 77;δp1=δp/2=0.005 dB;δs=74 dB。这样可以用最优FIR滤波器设计方法设计出通带频率fp=23 kHz、阻带频率fs1=216 kHz、采样频率Fs=2.304 Msps的第1级低通滤波器。

第2级抽取滤波器,M2=2;输出采样频率F2=F1/M2=288/2=144 ksps;阻带频率fs2=F2-Fs/2*M=144-2 304/(2*16)=72 kHz;Δf2=(fs2-fp)/F1=(72-23)/288=0.170 14;δp1=δp/2=0.005 dB;δs=74 dB。可以用最优FIR滤波器设计方法设计出通带频率fp=23 kHz、阻带频率fs1=72 kHz、采样频率Fs=288 ksps的第2级低通滤波器。2级抽取滤波器设计结果分别如图2和图3所示。可以看到,阻带衰减大于74 dB意味着达到了12 bit分辨率对应的信号/噪声比水平,而由于使用了ΣΔ调制器的噪声整形手段,大大降低了对模拟抗混叠滤波器的要求。

为直观展示ΣΔ调制器的噪声整形效果,随意构造一个基带信号:x(t)=0.8sin(2πf1t)+1.5sin(2πf2t),其中,f1=10.598 4 kHz,f2=16.588 8 kHz。考察其模数转换过程中各阶段的频谱,取奈奎斯特采样率Fsn=72 ksps,过采样速率Fso=2 304 ksps,(过采样比为32),仿真得到归一化频谱如图4、图5和图6所示。

图4和图5采样率为2 304 ksps,图6采样率为288 ksps。结果表明,原始输入信号经历过采样ΣΔ调制之后,噪声功率被扩展至更宽的频率域,经过降速抽取滤波器,大部分噪声功率被去除。

4结束语

基带数字接收机前端模数转换设计直接影响到接收机的成本和性能,采用过采样ΣΔ调制噪声整形和降速抽取滤波的方法,对Tetra系统基带接收机进行了优化的模数转换设计,设计结果大大降低了接收机对模拟抗混叠滤波器要求,同时显著减小了量化噪声功率。通过MATLAB仿真验证了设计的正确性和有效性,对Tetra数字集群系统设计实现具有重要参考意义。

参考文献

[1]郑祖辉,鲍智良,经明,等.数字集群移动通信系统[M].北京:电子工业出版社,2002.

[2]ETSI:ETS 300 392-2 Radio Equipment and Systems(RES),Trans-European Trunked Radio(TETRA)Voiceplus Data,Part 2:Air Interface(AI)[S],1996.

[3]AZIZ P M,SORENSEN H V,SPIEGEL J V D.AnOverview of Sigma-delta Converters[J].IEEE SignalProcessing Magazine,1996,13(1):61-84.

[4]LADDOMADA M.Generalized Comb Decimation Filters forΣΔA/D Converters:Analysis and Design[J].IEEETransactions on Circuits Systems I,2007,54(5):994-1005.

[5]李冬梅,高文焕,张鸿远,等.过采样Sigma delta调制器的研究与仿真[J].清华大学学报(自然科学版),2000,40(7):89-92.

[6]郝志刚,杨海钢,张翀,等.一种改进的适用于Sigma-Delta ADC的数字抽取滤波器[J].电子与信息学报,2010,32(4):1012-1016.

[7]IFEACHOR E C,JERVIS B W.数字信号处理实践与方法(第2版)[M].罗鹏飞,杨世海,朱国富,等译.北京:电子工业出版社,2004.

[8]楼顺天,于卫,闫华梁.MATLAB程序设计语言[M].西安:西安电子科技大学出版社,1997.

基带调制篇2

关键词：PWM,555定时器,调制,解调

0 引言

随着现代通信中, 数字电路的大量应用, PWM基带信号作为信息处理的中间信号或辅助信号, 在实际数字通信终端中是很常见的。由于PWM信号的抗噪声性强, 经济, 节约空间等优点, 目前被很多领域广泛使用。PWM的一个优点就是从处理器到被控系统, 信号都是数字形式的, 不需要进行数模转换, 信号以数字的形式进行传递可以将噪声的影响降到最低, 因此实际的模拟信号在传输时大多是先转化为数字信号。

传统的模拟信号调制成PWM信号的过程比较复杂, 其大致设计方法将输入的模拟信号经过瞬时抽样, 再通过比较器输出[1]。

此电路相对比较繁琐, 因此我们尝试通过555定时器的运用寻找一种简便的方法用来实现PWM信号的调制。

1 555定时器调制PWM信号的原理

1.1 电路结构与原理

PWM基带信号调制的电路, 由一个555定时器、三个电阻和一个电容构成的, 主要功能是将输入的模拟信号转变成数字信号输出。只要将施密特触发器的反相输出端经RC积分电路再接回到它的输入端, 便构成了单稳态振荡器。图1为PWM信号调制的原理图, 在555定时器的控制端加上一个变化电压Vk进行一系列的调节后, 两个比较器的参考电压就发生了变化。当两个参考电压变大或减小后, 555电路的阈值电压和触发电压就跟着发生了增大或减小, 振荡电路的振荡频率就随之发生了相应的变化, 矩形波的宽度就随着控制端输入模拟信号Vk的电压变大而变大, 随着输入模拟电压变小而变小, 就可以实现PWM—脉冲宽度调制。图1中555定时器的5号脚输入模拟信号, 经过PWM信号产生电路, 在定时器的3号脚上便可产生PWM信号。

1.2 PWM电路性能分析

1.2.1 PWM的脉宽与调制信号Vk的关系

由RC电路的分析可知:在电容上的电压UC从充、放电开始到变化至某一数值UTH所经过的时间可以用公式 (1) 计算:

其中, UC (0) 是电容电压的起始值, UC (∞) 是电容电压充、放电的终了值。

PWM电路的输出脉宽随Vk瞬时值变化。由于555定时器控制端加入不同的电压值, 将会有不同的阈值电压和触发电压, 每次电容充放电所对应的Uc (0) 和UTH将会有所不同, 所以才会产生不同的电压幅值对应不同的脉冲宽度。

1.2.2 周期T0与调制信号频率的关系

对产生的PWM信号要实现理想的解调, PWM的输出脉冲应反映调制信号的特征。设调制信号的最高频率为fcmax, 根据抽样定理, 触发信号的频率f0=1/T0>2fcmax, 即触发信号周期

2 PWM电路特性参数分析

PWM电路对输入信号参数值有一定的范围要求, 当激励源的电压值在Y轴负半轴时, 电路不能正常进行调制与解调, 无法正确输出波形。当其振幅超过了直流电压源的幅值UCC, 将会出现了类似情况, 因此要选择合适的信号频率和幅值对电路的特性进行研究。在本次研究中Vk采用正弦波和三角波两种信号, 当输入模拟信号选择周期为20ms, 幅值选为2V, 能够实现较理想的结果。

3 PWM信号的解调原理

调制的信号方便在信道上传输, 在通信终端还需要将已调信号进行还原。PWM信号的解调电路是由巴特沃斯低通滤波器组成的, 将已调信号通过用由一个三极管加上一个非门和两个电阻、一个电容组成的反应中间态信号的电路。中间态信号波形将电容C1的充放电过程反应出来, 再将信号通过一个巴特沃斯低通滤波器电路即可将信号解调出来, 输出原来的模拟输入信号。解调电路的原理如图2所示。

4 PCB设计

4.1 PCB板图设计

PCB合理布局很关键, 如果布局不合理, 有时会出现电磁干扰, 虚焊等问题。图3为设计的PCB布线图, 电路的线宽均为50mil, 地线和电源线的线宽略加粗, 板图大小为3820mil×2420mil。

4.2 PCB实现

根据PCB线路文件, 利用线路板刻制机制作PCB, 并进行元器件组装, 得到的硬件设计实物图如图4所示。

5 电路仿真设计与硬件测试结果对比

5.1 PWM信号产生电路性能测试

下面从仿真设计的结果和硬件实现结果两方面比较PWM调制电路的性能。

图5和图6为PWM调制电路的仿真设计结果, 以上两图中通道A为模拟信号波形, 分别为输入的正弦波和三角波信号, 其周期均为20ms, 幅值均为2V, 通道B为数字信号脉冲, 即为PWM基带信号的波形, 从图中可以看出在输入模拟信号幅值越大的位置, 相应的PWM调制信号的脉宽就越大, 幅值越小的位置, 响应的PWM调制信号的脉宽就越小。这样PWM产生电路就实现从正弦模拟波形和三角模拟波形转变到数字信号波形的功能, PWM基带信号呈现周期性变化, 实现了脉宽调制的目的。

图7和图8为PWM调制电路硬件测试结果, 通过将幅度为2V, 周期为20ms的原模拟信号和产生的PWM基带信号波形的比较, 可以看出在原模拟信号幅度增大的地方, 基带信号的脉宽也随之增大;在原模拟信号幅度减小的地方, 基带信号的脉宽也随之变小。实现了输出波形的脉宽均随输入幅度的增大而增大, 减小而减小, 实现了PWM基带信号的调制。

5.2 PWM信号解调电路的性能测试

将PWM信号进行解调是本次研究中关键的一步, 因此需要比较输入信号与解调信号来检测解调电路的性能。下面先比较利用Multisim10软件仿真输入为三角波信号时解调结果。

图中波形1为输入模拟信号, 波形2为解调输出信号。通过比较软件仿真结果, 可以看出解调电路能够较好的将原正弦波信号解调出来。它们的幅度均为2V, 周期均为20ms, 只是发生了一些相移。相移的主要原因是抖动等。

图10和图11为实物PCB的示波器测试结果。其中波形1为输入的原模拟信号, 波形2为解调出的模拟信号。从中可以看出通过滤波器后出来的波形基本体现原模拟信号波形特征, 比较理想的完成了滤波功能, 由于电磁干扰等原因造成了解调信号的较小失真。

6 结论

使用555定时器实现PWM的方法比较简单, 在实际应用中具有可实现性, 只要设定合适的触发信号的周期, 可以获得对不同类型、不同频率信号的理想调制效果。在实验过程中, 由信号发生器产生的信号必须加以电平将其全部转化成正值, 才能进行调制, 最终得到解调的效果。通过比较仿真设计结果和硬件实现结果, 可以看出硬件实现较好地达到了仿真设计的效果。实现了利用PWM多谐振荡器完成从模拟信号向数字信号的转换的功能。

实际解调效果与仿真效果在幅值和频率上相同, 但是从波形中可以看出解调信号下部还是有些毛刺, 主要原因可能是电磁干扰等外部不可避免的影响, 但是总体效果还是不错的。

参考文献

[1]李莉, 胡之惠.PWM基带信号的产生与检测[J].上海师范大学学报, 2002, 9:31-36.

[2]阎石.数字电子技术基础 (第四版) [M].北京.高等教育出版社, 1998, 12:340-352.

[3]路而红.虚拟电子实验室-Multisim7&Ultiboard7[M].北京.人民邮电出版社, 2005, 5:1-21.

[4]陈国呈.PWM变频调速及软开关电力变换技术[M].北京.机械工业出版社, 2001:143-147.

基带调制篇3

通常情况下,带通信号可以借由相对应的基带信号表示,比如若使用Sm表示一个实的带通信号,则该带通信号可以表示为如下情况:

其中Sl(t)为带通信号S(t)相对应的基带信号。一般情况下,信号Sl(t)是一个复值信号,由对应的实部与虚部构成,也即I路与Q路数据。并且我们也可以证明对于一个带通系统函数,我们也有与之相对应的基带系统函数。

因此,现代基带处理器也采用类似的方法首先处理处于基带的数字数据,然后通过模拟基带完成D/A转化后,再发送给射频器件完成上变频与信号发射。图1表示了WCDMA R-6协议中上下行方向上信号处理的过程。

从图中我们可以发现在数字基带处理器首先接收上层单元传送的bit数据流,然后对一组数据按某种规则进行映射,将bit流映射为符号。比如QPSK或者QAM等等。单独的数字信号无法在带通信道中传输,而且对于WCDMA而言,带通信号大约占用5MHz的带宽,不然就会对相邻的工作频点产生干扰,导致系统的总体性能下降。所以完成数据流到符号的转换后,仍然需要通过成型滤波器降低信号的带宽。

按照WCDMA协议,首先采用QPSK调制方式形成符号,然后再通过根升余弦滤波器处理,形成协议规定的基带信号。下文简要介绍原理,然后给出相应的ASIC设计。

1 基带信号QPSK调制原理简介与ASIC设计

QPSK调制属于相位调制的一种。因此由上文提到的带通信号一般表达式可知:

基带信号调制就是将bit数据转化成了符号坐标[cos2π(m-1)/M,sin2π(m-1/M)],其中g(t)为基带脉冲成型后的信号,在成型滤波中介绍。

按照WCDMA 25.213 R-6协议规定,上行方向上对于码片采用π/4QPSK的调制方式,将二进制码片转换为符号。首先在高层传送的二进制数据包经过各种其它处理,如分段、打孔、交织、Turbo编码、扩频与加扰处理后,形成码片,其速率达到3.84Mchip/s。一般对WCDMA基带处理器而言,采用16倍的主时钟对数字信号进行处理,即每16个clk对应一个码片,每个码片进行4个样点的采样,4个clk对应一个采样。π/4QPSK星座图如图2所示。

上图中由于ASIC设计中定点化的需要,我们将1映射为1464即12’h5a8,而0映射为-1464即12’ha58。其ASIC设计如图3所示。

输入信号为1bit数据流,每隔4个clk计数器产生使能信号,进行数据流与符号之间的转换运算。如此便形成了调制后的基带信号。数字信号无法在带通行道中传输,所以还需要成型滤波器对减少信号的ISI与控制信号带宽。即在上文中提到的g(t)。

2 成型滤波器

在带限信道传输数据时,相邻符号间会产生符号间干扰。采用合适的成型滤波器可以有效地减小符号间干扰。按3GPP协议中规定,对于QPSK调制,采用升余弦脉冲成型滤波器。RC滤波器可以有效减小符号间串扰ISI,有效地减少信息传输的带宽。同时也是QPSK调制信号成形滤波器,滚降系数a=0.22,调制后信号带宽为(1+a)/2T,其中T≈0.26042μs,计算后可得其基带信号有效带宽约为4.6847MHz,协议规定为5MHz。下面给出升余弦脉冲成型滤波器的频率域函数。此函数是连续的,但是数字基带滤波器输出的是离散的数字信号,所以下面我们要将升余弦脉冲成型滤波器转换为数字滤波器的形式。

在进行转换之前,考虑到匹配滤波的情况,我们还可以进一步将该升余弦脉冲成型滤波器变换为两个根升余弦脉冲成型滤波器。并且将其放置于发射机与接收机。根升余弦脉冲成型滤波器的形式如下:

通过软件仿真我们可以发现其频率幅度响应如图6所示。

由图6我们可以发现离散信号在数字频率域上的幅度响应范围得到了一定的控制。再通过Fourier反变换,我们可以得其时域响应:

该时域表达式对于时间轴对称,所以物理无法实现,故需要引入一定相位延迟,并且考虑到对于时时通讯而言,线性相位具有非常重要的意义,所以我们可以采用FIR结构实现根升余弦脉冲成型滤波器,采用冲击响应不变法,我们可以获得根升余弦脉冲成型滤波器的时域离散值:

图7根升余弦成型滤波器时间离散域幅度(参见右栏)

上图中为了保证滤波器性能,我们采用了65阶滤波器设计,因此我们只需要引入32个clk的延迟,就可以形成FIR形式的滤波器。并且因为是低通滤波器,我们采用基数阶的系数。所以可得下式:

由上式我们发现FIR结构滤波器系数,我们采用如下的结构实现根升余弦成型滤波器的ASIC设计:

由于FIR滤波器特有的线性相位特性,使得其前后滤波系数对称。所以可以节约乘法器资源,减小资源。所以我们可以先将乘法系数相同的信号先相加,然后再与乘法系数相乘。

其输入输出时序图如图9所示。

3 结论

本文简要分析了WCDMA协议上行调制方向的数据处理方式与原理,然后给出了ASIC电路的实现。具有一定的理论参考价值和很强的实用性。在根升余弦成型滤波器中引入了延迟,使得根升余弦成型滤波器可以物理实现,并且采用了FIR结构可以有效地减少芯片资源的占用。

摘要：WCDMA基带处理器上行方向采用QPSK调制方式与根升余弦脉冲成型滤波器产生3GPP WCDMA协议25.213 Release6中规定的基带信号。文章介绍了QPSK调制与此同时脉冲成型的基本原理,并给出了该调制方式与成型滤波器的ASIC设计。