转换时间（通用9篇）
转换时间 篇1
前言
当需要用系统对初始激励的响应时间来确定系统或样品的性质时,如果信号很弱并且是由小数量的电子、离子、光子等粒子构成,则将它们作为脉冲检测并引入单粒子计数方法是很方便且有益的。得到一个谱的时间称为一个测量周期。一次测量周期由大量相同的扫描周期组成,每个扫描周期被分为若干时间通道。若检测到某通道有一个以上脉冲到达则将此通道记数值加1。多次重复扫描周期后,所得响应可以反映由施加激励到待测离子被测到之间的时间间隔的分布情况。飞行时间质谱计(Time of Flight Mass Spectrometer,TOFMS)就是应用这种技术得到谱图。
飞行时间质谱计的检测系统由电子收集极、电子倍增器、甄别放大电路、时间-数字转换器和计算机组成。时间-数字转换器(time-to-digital converter,简称TDC)是检测系统中的重要部分,也是整个飞行时间质谱计的关键部件之一。TDC在检测系统中的作用是记录信号的到达时刻和数量。此外它还有发出电子引出脉冲和离子引出脉冲的作用,它和计算机一起对整个质谱计进行控制。它的性能对质谱计的灵敏度、动态范围、分辨率、质量范围等指标都有重要影响。为提高系统的时间测量分辨率,本文介绍一种利用串并转换芯片实现402ps测量精度的高速TDC设计方案。
1 系统硬件设计
1.1 系统硬件框图
TDC系统硬件组成由前端信号调理电路、串并转换电路、高速时钟电路、数据处理FPGA和USB总线等外围器件组成(见图1)。
1.2 系统主要器件
1.2.1 串并转换芯片
MC100EP445是一款自带数据同步功能的1:8串并转换芯片,芯片在CKSEL管脚的控制下,可工作在两种模式下。当CKSEL输入高电平时,进入模式1,此时串行输入数据在输入时钟的上升沿被锁存,此时最高数据率可以达到3.3Gb/s,当CKSEL输入低电平时,器件进入模式2,此时串行输入数据将在输入时钟的上升沿和下降沿共同锁存,芯片内部最高工作速率可达5Gb/s,CKSEL默认为低电平。器件具备两组串行输入路径SINA和SINB,通过SINSEL管脚在两个输入之中任选,当SINSEL悬空时,此时芯片内部的下拉电阻将会下拉SINSEL管脚,此时器件的默认输入路径为SINA通道。另外,器件具备SYNC管脚,当保持两个以上连续时钟周期的高电平时,将会丢弃一位数据,并且将之后的数据提前一位,以方便用户将数据对齐到并行总线上。MC100EP445的原理框图(见图2)。
当器件上电以后,内部的翻转器结构将会保持在随机状态,为同步器件内的多片翻转器,RESET管脚在上电后需要被置高电平,RESET管脚此时会关闭内部时钟信号,芯片在RESET信号的下降沿之后的第二个时钟上升沿开始转换串行数据流。
1.2.2 高速时钟产生电路
高速串并转换器需要一个高达2.5GHz的高速时钟作为转换时钟,该系统中高速时钟产生电路采用Silicon labs公司的低抖动高速时钟发生器Si5321。Si5321可以从中心频率为19MHz和622MHz之间6个频率之一的输入时钟生成中心频率为19MHz、39MHz、78MHz、155MHz、622MHz、1244MHz或2488MHz的、用户可选择输出时钟。Si5321利用Silicon Laboratories的DSPLL技术消除抖动和噪声,不再需要传统PLL中的外部回路滤波器元件。DSPLL技术采用数字信号处理算法,用数字电路替代模拟回路滤波器及其相关的分立无源元件。为在抖动衰减应用中具有较好的灵活性,Si5321提供可选的回路滤波器带宽设置,最低抖动可低至0.25psRMS。Si5321工作稳定,不容易受工艺、温度和电压变化的影响,同时,Si5321还提供数字保持功能,在输入时钟丢失时可以保持稳定的输出时钟。芯片的原理框图(见图3)。1.2.3可编程逻辑器件可编程逻辑器件在系统中要实现对外围器件的控制和对高速并行数据流的采集和存储,其工作速率最高必须达到串并转换芯片的数据流速度,当MC100EP445工作在2.488GHz时,并行输出总线上的速率为311MHz,故FPGA需要至少达到311MHz的工作频率,才能够保证信号的完整性和正确性。本系统采用XILINX公司的VIRTEX-4SX35,其内部可工作最高工作在500MHz的时钟频率下。此外,SX35还具备高达20万个逻辑单元,拥有256 GMACS(18bit×18bit)数字信号处理电路等强大功能,适合对高速信号进行实时处理。
1.2.4 USB接口芯片
USB控制器拟使用赛普拉斯公司提供的CY7C68013芯片,这是世界上第一款集成USB 2.0的微处理器,集成USB 2.0收发器、SIE(串行接口引擎)、增强的8051微控制器和可编程的外围接口。GPIF(Genera l Programmable Interface)和主/从端点FIFO(8位或16位数据总线),为ATA,UTOPIA,EPP,PCMCIA和DSP等提供简单和无缝连接接口(见图4)。
2 系统软件设计
2.1 FPGA程序设计
2.1.1 TDC数据处理
当用户设定好扫描周期后,上位机通过USB2.0将换算后的计数周期n发送给FPGA,当采集开始时,TDC中高速计数器开始循环计数(地址计数器),其输出作为RAM的地址,每一RAM单元就是TDC的一个时间通道。程序组成框图(见图5)。
此时,MC100EP445的输出数据被依次从1一直到n存入共n个RAM单元,在每一次计数过程中,当飞行管的离子探测器探测到一个离子时,便产生一个脉冲,反映在串行数据流上就是一个“1”的数据,FPGA启动相应的控制逻辑电路,锁存此时的地址计数器的输出,相应的RAM单元中的数据加1。这样RAM地址就与离子的飞行时间成线性关系。在采集停止之后,FPGA将RAM内部的数据依次写入USB芯片内部的FIFO,供上位机读取和保存。2.1.2 USB芯片的控制FPGA对USB芯片的控制程序是在硬件电路连接的基础上进行控制的。首先FPGA需要产生一个供USB芯片工作的时钟usb_ifclk(5～48M)。然后定义一个名为mode_ctrl的控制信号管脚,FPGA根据mode_ctrl管脚的状态选择工作模式,mode_ctrl为高时进入读数模式,mode_ctrl为低时进入写数模式,读/写的同时对数据进行解析或打包。最后,在读/写的过程中,usb_slcs恒定设为低,根据usb的空满信号,对usb_rd和usb_wr进行操作(见图6)。
2.2 USB驱动程序编写
Cypress公司为CY7C68013提供一个开发框架,可以在KEIL C51环境下开发。由于开发框架的引入,从而大大缩短用户的研发周期。该框架由以下两部分组成:(1)fw.c中包含程序框架的MAIN函数,管理整个51内核的运行,因为Cypress对这个部分的功能进行精心划分,一般是不用改动的。(2)用户必须将tcxmaster.c实例化,它负责系统周边器件的互联。固件的设计主要针对这个文件,用户必须根据自己系统的需要,实例化这个文件。对于这个文件的实例化,主要是设置芯片内部的寄存器状态字,这个平台主要涉及到以下几个寄存器:CPUCS,IFCONFIG,EP4CFG,EP2FIFOCFG,EP6FIFOCFG。将CPU的时钟频率设置成48M,将工作模式设置成slave FIFO模式,采用外时钟同步,把fifo分成Endpoint2(in)和Endpoint6(out),把数据位设置成16bit,把fifo传输设置成bulk块传输模式。将PA1(mode_ctrl)设置成输出使能,通过Labview软件控制平台控制mode_trl的模式(1为发送,0为接收),通过管脚mode_ctrl控制FPGA的读/写工作模式。
2.3 用户界面的编写
控制平台程序,选用VC++6.0编写核心算法,生成DLL动态链接库,供Labview编程平台调用,用Labview的开发环境来开发应用程序,两者协同使用,可以充分发挥各自的优点,大大提高工作效率。PC端程序以驱动程序为桥梁,对USB设备进行命令控制,处理USB设备传回的数据,例如谱图显示,谱图分析等。开发者可以依据自己的实际需求,制作一个USB控制的控件或数据包,在编写应用程序时连接或嵌入到应用程序中。
3 系统测试与结论
将待测TDC接入飞行时间质谱计的检测系统中,使用激光照射样品,得到质谱图(见图7),其中横轴为时间轴,纵轴为粒子数量,此时可以根据谱图类型鉴别样品成分。
经过测试,基于USB2.0的时间-数字转换器采样率达到2.488GHz,系统采用USB2.0接口,易于使用,同时系统具有良好的稳定性和强大的信号处理分析功能。
参考文献
[1]Jorgen Christiansen.High Performance Time to DigitalConverter(Ver 2.2).CERN,March 2004
[2]潘欣.时间-数字转换器在时间间隔误差测量中的应用[J],宇航计测技术,2004,(1):53~56
[3]丁建国,沈国保,刘松强.基于数字延迟线的高分辨率TDC系统[J],核技术,2005,(3):173~175
[4]王福源,杨玉叶,时伟等.高分辨率时间数字转换电路的PLD实现[J],半导体技术,2006,(6):452~455
转换时间 篇2
UPS・什么是转换时间
UPS的转换时间是指UPS从市电切换到电池状态或从电池状态切换到市电所需要的时间。通常UPS的`转换时间不能大于10ms（毫秒）。UPS的转换时间指标希望是越小越好，但有些容性负载可以承受短时间的转换，UPS如采用继电器则存在4~10ms的转换时间，对采用电子开关则小一些，关键是看该UPS采用何种技术。通常我们认为后备式与在线互动式有转换时间，在线式UPS则不存在转换时间，即零转换时间。
对于家庭个人使用或SOHO小型办公应用来讲，建议购买具有转换时间的后备式UPS（不要大于10ms），比较合算；而对于交通、银行、证券或大企业等重要型工作，则建议购买零转换时间的在线式UPS。
转换时间 篇3
关键词：时间系统；基础天文标准库；转换方法
中图分类号：文献标志码：A文章编号：1672-1098（2014）02-0000-00
Abstract：The SOFA software is a collection of subroutines that implement official IAU algorithms for earth attitude，time scale and calendar computations. Time scales generally divided into three basic types： universal time system， mechanical systems and atomic time system， which are chosen as spherical rotation， Keplers movement and harmonic oscillation movings to set time system reference. The basic concepts of the system time are introduced， and the different ways of transformation about time system based on SOFA are analyzed.
Key words： time system； SOFA；transformation
时间系统规定了时间测量的标准，包括时刻的参考基准和时间间隔的尺度基准。时间系统框架通过守时、授时和时间频率测量比对技术在某一区域或全球范围内来实现和维持统一的时间系统。SOFA（基础天文标准库），是IAU赞助的项目，旨在为天文计算提供权威有效的算法程序和常数数值[2]。1997年，SOFA评委委员会正式创立，并设置了发布代码的SOFA中心[2]。本文中时间系统转换采用的基础代码来源于该中心。
1时间系统
时间系统是由计量时刻的起点（初始历元）和单位时间间隔的长度（时间尺度）来定义的。时间尺度通常是连续而均匀的恒定周期运动，并且这种运动是可以观测和复制的。时间尺度一般分为三种基本类型：世界时系统、原子时系统和力学时系统，它们分别选用天体的自转、开普勒运动和谐波振荡运动作为建立时间系统的基准[1]。
11世界时（Universal Time，UT）
世界时UT是以平太阳为基本参考点，由平太阳的周日视运动确定时间，以格林尼治平子夜零时算起。平太阳时是以太阳视运动的平均速度沿赤道作均匀运动的假想点，平太阳时则由平太阳时角来测定。世界时以地球自转为基础，但由于地球自转的不均匀性和极移引起的地球子午线变动，世界时的变化不均匀。根据对世界时采用的不同修正，又定义了三种世界时：UT0、UT1和UT2。UT0是由全球分布的多个观测站观测恒星的视运动确定的时间系统。UT1是UT0加上极移改正得到的。UT2是UT1加上地球自转的季节变化改正得到的。它们之间存在下列关系：
UT1=UT0+Δλ （1）
UT2=UT1+ΔTs （2）
其中，极移改正Δλ的计算公式为：
Δλ=115（Xpsinλ-Ypcosλ）tanφ （3）
式中：λ、分别为天文经度和天文纬度。
地球自转的季节性改正ΔTs为：
ΔTs=0022sin2πt-0012cos2πt-
0006sin4πt+0007cos4πt （4）
式中：t以贝塞尔年为单位为
t=（MJD（t）-5154403）3652422 （5）
MJD（t）为儒略日。
由于平太阳时观测不到的假想点，世界时实际上是通过观测恒星的周日运动，以恒星时换算得到的。世界时UT1和格林尼治平恒星时GMST有如下关系：
GMST=UT1+αm-12h （6）
式中：αm为平太阳赤经，计算公式为：
αm=18h41m5054841s+8640184812866sTu+
0093104sT2u-62s×10-6Tu3 （7）
式中：Tu是从2000年1月1日格林尼治正午起算的儒略世纪数。
显然，在UT2中含有地球自转速度的长期的变化项和不规则的变化项，所以它仍不是严密的均匀的时间系统。由于世界时与太阳时保持密切的联系，因而在天文学和人们的日常生活中被广泛采用。但是这种时间系统在很多高科技、高精度的应用领域无法使用。
12原子时（Atomic Time，AT）
1） 国际原子时（Temps Atomigue International，TAI）
国际原子时TAI是一种标准频率，1967年10月，第十三届国际度量会议通过了新的国际单位秒（SI秒）长的决议：位于海平面上的铯原子Cs133基态的两个超精细能级在零磁场中跃迁辐射振荡9192631770周所经历的时间为一原子秒。TAI是前国际时间局（BIH）于1972年1月1日引入的，取1958年1月1日UT1零时为起算点，即在这一瞬间国际原子时和世界时的时刻相同，单位间隔恰好为海平面处——SI秒。
2） 协调世界时（Universal Time Coordinated，UTC）
协调世界时UTC兼顾了对世界时时刻和原子时秒长两者的需要，其秒长与原子时秒长一致，在时刻上则要求尽量与世界时接近。UTC是一种均匀但不连续的时间尺度，它具有原子时稳定的优点，时刻又靠近UT1（|UT1-UTC|<09 s）。如果UTC和UT1之差超过09 s，则UTC改变一整秒，称为闰秒，闰秒安排在12月31日或6月30日最后一秒。UTC和TAI相差整数秒：
UTC=TAI-ns （8）
式中：ns即为保证UTC与TAI在时刻上统一而引入的闰秒，其数值可从IERS公报中获取。通常情况下ns可以在给定的日期上变动，具体是在1月1日或7月1日。通过引入闰秒，UTC的历元也合适于UT1，两者之差为：
DUTC=UT1-UTC （9）
通过TERS公报来分配，在与地球固定参考系有关的计算中都必须顾及它。每天的DUT1精确值可从IERS公报中的EOPC04数据文件中获取，并通过内插计算来获得任意时刻的DUT1值。
3） GPS时
GPS时是全球定位系统GPS使用的一种时间系统，它是由GPS的地面站和GPS卫星中的原子钟建立和维持的一种原子时。可见GPS时是GPS系统中由主控站以一组原子钟为标准建立的独立时间系统。GPS时间的起点规定为1980年1月6日UTC零时，它由主控站的原子钟保持，使其尽可能与UTC一致，不做闰秒改正。因此，GPST与TAI在任何时刻有19秒的常量偏差：
TAI=GPST+190s （10）
13相对论框架下的时间系统
1） 地球动力学时（Temps Dynamigue Terrestre，TDT）
地球动力学时TDT是天体地心视位置历表的时间引数或者说是天体相对于地心的运动方程中的独立变量，它是用于解算围绕地球质心旋转的天体（如人造卫星）的运动方程，编算其星历时所用的一种时间系统。地球动力学时是建立在国际原子时TAI的基础上，其秒长与国际原子时的秒长相等。IAU决议规定：1977年1月1日00h00m32s·184，即：
TDT=TAI+32s·184 （11）
它确定了TDT的起始历元，TDT与TAI时刻差值32s·184正好为该时刻ET与TAI的差值，这样定义起始历元可使TDT与过去使用的ET相衔接，于是只要把过去历表中的ET改为TDT就可以继续使用。TDT是连续且均匀的时间系统，是卫星运动方程的时间引数。
2） 地球时（Terrestrial Time，TT）
1991年，第21届IAU大会又决定将TDT改称为地球时TT，似乎是为了避免动力学（Dynamical）这个容易引起争议的名词。目前，卫星位置、编制卫星星历时所用的时间都采用地球时TT。TT可以被看成是一种在大地水准面上实现的与SI秒相一致的理想化的原子时。
3） 太阳系质心动力学时（Temps Dynamigue Barycentrigue，TDB）
太阳系质心动力学时有时也被简称为质心动力学时。这是一种用以解算坐标原点位于太阳系质心的运动方程（如行星运动方程）并编制其星表时所用的时间系统。
4） 地心坐标时（Temps Coordinate Geocentrigue，TCG）
地心坐标时是原点位于地心的天球坐标系中所使用的第四维坐标——时间坐标。它是把TDT从大地水准面上通过相对论转换到地心时的类时变量。
5） 质心坐标时（Temps Coordinate Barycentrigue，TCB）
质心坐标时TCB是太阳系质心天球坐标系中的第四维坐标。它是用于计算行星绕日运动方程中的时间变量，也是编制行星星表时的独立变量。
2时间系统转换关系
21相对论框架下的时间系统转换关系
通常，我们把直接由标准钟所确定的时间称为原时，原时是可以用精确的计时工具直接来量测的，如平太阳时、历书时、原子时等。把在相对论框架下所导得的时间称为类时或坐标时，如TDB、TCG、TCB等，坐标时不能直接由测量来实现，而需根据由时空度规则所给出的数学关系式通过计算来间接求得。在相对论框架下，各种时间系统间的关系归纳总结如下：
TT=TAI+32184s
TDB-TT=ρ+Ve（X-X0）c2
TCB-TT=LB（t-t0）+ρ+Ve（X-X0）c2
TCG-TT=LG（t-t0）
TCB-TDB=LB（t-t0）
TDB-TT=LC（t-t0）+ρ+Ve（X-X0）c2（12）
22各种时间系统间的转换图1时间系统及其转换关系
3基于SOFA软件的时间系统转换
31SOFA软件简介
基础天文标准库（SOFA）是国际地球自转服务（IERS）协议提供的关于地球姿态、时间尺度和历法的一系列程序集[2]；SOFA是IAU赞助的项目，旨在为天文计算提供权威有效的算法程序和常数数值。1994年的IAU大会上，IAU天文标准工作组 提出了创立SOFA的提案。1997年，SOFA评审委员会正式创立，并设置了发布代码的SOFA中心，有利于推动天文学和空间大地测量学的研究，使人们把主要精力集中到创新性的研究中去而不会浪费在重复编程中。
SOFA的特点是独立性和跨平台性，也就是使用不需额外程序的支持，也尽量保证与操作系统无关。另外SODA前后版本的子程序名称也保持一致，并与 国际地球自转服务的约定相容。其评审委员会由IAU第一专业委员会即基础天文学委员会指派，利用IAU最新批准的基础天文模型和理论编制程序，并对程序进 行检验。第一版代码于2001年10月底公布，之后基本是每两年公布一个新版本。该程序库大多采用成熟算法编写，并尽量挖掘计算机的运算精度。不过为顾及使用的方便性，开发者在某些子程序上还是作了妥协。
目前最新版SOFA（截止2012年3月）包括了IAU在2006年公布的岁差模型，主要由两部分组成：天文库和矢量＼矩阵运算库。其中前者有131个子程序，可以进行天文历法计算、时间计算、历表计算、岁差章动计算、恒星空间运动计算和主要星表系统的转换等，后者有52个子系统，主要功能是矢量和矩阵的各类操作，当然其中包括了球面坐标系统的变换。
SOFA提供两个子程序，实现以时分秒表示的和以日表示的时间间隔之间的转换，分别为D2TF和TF2D，其中，D2TF实现将以日表示的时间间隔转化为以时分秒表示的时间间隔，TF2D则实现相反功能。SOFA中规定了一种方便并且高精度的时间表达方式，即将时间表示为两个部分的儒略日。
其中两个专用的子程序，DTF2D和D2DTF，可以用来处理在全部标准时间（年月日时分秒）和两个部分儒略日（或者UTC，类儒略日）之间的分割合并。对于某些天文学应用，使用小数化的年更为方便。最初，这是由白塞尔历完成，1984年开始则由儒略历代替。
约化儒略日与白塞尔历和儒略历之间的转换，在SOFA中是由子程序EPB，EPB2JD，EPJ和EPJ2JD实现的。
SOFA支持以下7种时间尺度，分别为：TAI，UTC，UT1，TT，TCG，TCB，TDB。
它们之间的转换关系如图2所示。图2SOFA支持的7种时间系统间的转换
将一种时间尺度下的时间转换至另一种时间尺度，一般需要三步：
1） 调用子程序DTF2D将时间转换为SOFA内部格式的时间；
2） 调用适当的转换子程序；
3） 调用子程序D2DTF为输出转换后的时间做准备。
32SOFA实例
以观测者位于北纬19°28′52″.5、西经155°55′59″.6的海平面上，时间为UTC时间2006年1月15日21时24分375秒为例，利用SOFA计算其在该软件支持的所有其他时间尺度下的时间。
程序实现步骤如下：
1） 将大地坐标转换为地心坐标；
调用的SOFA子程序及其功能为：iau-AF2A（将经纬度表示为弧度），iau-GD2GC（将大地坐标转化为地心三维坐标）
2） 将UTC时间转换为内部时间格式；
调用的子程序及其功能为：iau-DTF2D（将UTC的年月日时分秒转化为两个部分的儒略日）
（3） 由IERS查取UT1 — UTC的值得到DUT；
程序代码为：DUT=+03341D0
4） UTC转换至UT1；
调用的子程序及其功能为：iau-UTCUT1（将UTC转化为UT1）
程序代码为：
CALL iau-UTCUT1 （UTC1， UTC2， DUT， UT11， UT12， J）
IF （J.NE.0） STOP
5） 取出UT1中的小数部分以供后续计算TDB — TT使用；
6） UTC->TAI->TT->TCG；
调用的子程序及其功能为：iau-UTCTAI（将UTC转化为TAI），iau-TAITT（将TAI转化为TT），iau-TTTCG（将TT转化为TCG）
程序代码为：
CALL iau-UTCTAI （UTC1， UTC2， TAI1， TAI2， J）
IF （J.NE.0） STOP
CALL iau-TAITT （TAI1， TAI2， TT1， TT2， J）
IF （J.NE.0） STOP
CALL iau-TTTCG （TT1， TT2， TCG1， TCG2， J）
IF （J.NE.0） STOP
7） TDB — TT（使用TT代替TDB）；
程序代码为：
DTR=iau-DTDB （TT1， TT2， UT， ELON， U， V）
8） TT->TDB->TCB；
调用的子程序及其功能为：iau-TTTDB（将TT转化为TDB），iau-TDBTCB（将TDB转化为TCB）
程序代码为：
CALL iau-TTTDB （TT1， TT2， DTR， TDB1， TDB2， J）
IF （J.NE.0） STOP
CALL iau-TDBTCB （TDB1， TDB2， TCB1， TCB2， J）
IF （J.NE.0） STOP
9） 以标准格式输出各种时间；
调用的子程序及其功能为：iau-D2DTF（将内部时间转化为年月日时分秒加小数 部分）
程序输出结果如下：
4结语
从各种时间系统的定义可知，协调世界时UTC很好的兼顾了世界时UT可以反映地球自转和国际原子时TAI变化的均匀性特性。因此，可以基于UTC作为各个时间系统相互联系的纽带，来进行相关时间系统之间的转换。本文结合实例，应用SOFA软件实践了时间系统间的相互转化。SOFA中的时间子程序为天文应用提供了极大的方便，使得复杂的天文计算变得相对简单和可靠。由于时间系统的基础性和重要性，建议有关专门委员会为用户实际应用提供规范的模型和程序，包括测量数据处理模型，建立各种时间尺度的程序、参考系间相互转换程序等。总之，时间问题是当今世界上最难理解和解决的问题之一，对这个问题的研究、理解、认识和回答不仅反映一个国家和民族的文化素质，而且还标志一个国家和民族科学文化水平的高低。
参考文献：
[1]李征航，魏二虎，王正涛等.空间大地测量学[M].武汉：武汉大学出版社，2010.
[2]魏二虎，畅柳，杨洪洲.基于SOFA的ITRS与ICRS相互转换方法研究[J].测绘信息与工程，2008，37（4）31-33.
[3]孔祥元，郭际明，刘宗泉.大地测量学[M].武汉：武汉大学出版社，2008.
[4]魏二虎，刘经南，严韦.第一期空间VLBI对月球大地测量参数的可估性[J].测绘信息与工程，2008，33（1）1-3.
[5]钟波.基于GOCE卫星重力测量技术确定地球重力场的研究[D].武汉：武汉大学，2010.
[6]曹芬.GOCE卫星实时精密定轨方法及其试验研究[D].上海：中国科学院国家授时中心，2011.
[7]IAU.SOFA Time Scale and Calendar Tools.2010-12-24.
转换时间 篇4
关键词：超声流速计,流速测量,时间间隔测量,时间数字转换,TDC-GP2
海洋流速测量对于研究海洋洋流变化对气候、渔业、环境的影响等有着重要的意义。随着电子技术的发展,流速测量方法已取得了不少成果。目前常用的海流流速测量设备和仪器有:电磁海流计、多普勒海流计、时差法海流计等[1]。
声学时差测量技术根据流速引起的顺流、逆流传播时间差对流速进行测量,是近年来国际上发展较快的一种流速计技术。与现有其他流速测法相比在测量精度方面具有一定的技术优势,但其并非流速测量的新概念,甚至早于ADCM(Acoustic Doppler Current Measurement)被提出,只是由于微小时差测量在技术上的困难性,这种技术被迅速兴起的AD(Acoustic Doppler)法所抑制。近年来由于数字电子技术的快速发展,基于时差法的流速测量得以实现和应用。
德国ACAM公司设计生产的第二代高精度时间测量芯片TDC-GP2在时差数字转换精度上进一步得到发展。使其在超声波时差测量上具有显著优势。应用该芯片技术设计实现的三维海流流速计系统具有较高的流速测量精度和线性度,通过测试4个声学轴线上的速度来实现真正的矢量平均速率测量(VAVM—Vector Averaged Velocity Measurement)。而且MAVS测速的精度和分辨率只取决于液体传播声音的能力,因此在适度稀薄或完全清澈的液体中可以做到精确测速,并且在很大的测速范围内能保持很好的线性特性,同时还在垂直余弦响应(vertical cosine response)方面表现优异。在测量边缘层(Boundary layer)湍流速度时,具有很好的方向分辨率。
1 三维流速测量的原理
当一对超声换能器同时正对发射超声脉冲信号并通过海水介质传播,如果海水介质沿传播方向具有流动速度分量时,则声波在声轴上顺流和逆流传播时间不一样。因此,测量顺流、逆流传播时间差即可得到声轴方向上的流速分量。如果将至少3对换能器按照一定角度安装设置,通过测量多个声轴的流速分量,即可测得矢量流速。如图1所示:在A、B、C、D4个点的位置,对每个点按一定角度设置2个换能器,A-B、B-C、C-D、D-A分别组成4个等长的声轴。
超声波脉冲沿声轴顺流和逆流传播时间分别为:
顺逆流传播时间差为:
进而求出流速为:
通过测量c、d和Δt,就能求出流速在任意声轴上的分量。如图2所示。
测得任意3个声轴的流速分量,其中:A、B、C分别为声轴1、2、3的矢量流速值平移至原点后的空间点坐标,根据空间几何关系A、B、C 3点到流速矢量中点P的距离相等,通过公式(5)计算即可得到声轴1、2、3对应的合成流速值及合成流速在X、T、Z3个轴上的分量。
对于±3mm/s～3 m/s的流速测量范围,设计声轴长度d=15 cm,由(3)式计算出时差变化范围为0.9 ns～0.9μs。对于0.9 ns的微小时差,要能准确测量时差,必须采用间接测量手段,把时间转换成其他可以进行测量的量。
2 时间数字转换原理
ACMA公司生产的TDC-GP2时间数字转换芯片是其最新一代产品,具有更高的精度和更小的封装,尤其适合于低成本的工业应用领域。CP2具有高速脉冲发生器、停止信号使能、温度测量和时钟控制等功能,这些特殊功能使得它尤其适合于超声波流量测量和热流测量方面的应用。
该芯片具有2种工作模式,模式1测量范围2 ns～1.8μs,模式2测量范围2×Tref～4 ms,2种模式的典型分辨率均为50 p/s RMS。时差测量使用模式1,声速测量使用模式2。
TDC时间间隔Δt的获取是通过芯片内部数字门电路的传播延时计数来实现的。图3显示了TDC-GP2芯片内部的主要架构。
如图3,芯片可以精确记下从Start到Stop信号通过的门电路个数,从而获得时差。芯片能测量时差的精度由芯片内部的门电路的最短传播延迟时间决定。
测量模式1有2个Stop通道和1个Start通道,最小分辨率65 p/s,测量最大范围受计数器大小的限制:Tmax=BIN×26 224≈1.8μs。
测量模式1测量原理如图4所示。TDC-GP2通过门电路延迟测量出从Start脉冲到Stop脉冲之间的时差。由于内部门电路延时容易受到温度和电源电压影响造成测量误差,所以,TDC-GP2采用外部的高精度高速时钟作为参考时钟对测量结果进行校准。校准原理如图5所示。
外部时钟经过内部分频后得到内部时钟Tref,TDC-GP2在用内部门电路延迟测量出时差HIT1-HIT2(即两个脉冲的时差)后,TDC-GP2开始测量一个内部时钟Tref,得到测量值Cal 1。再测量2个内部时钟2×Tref,得到测量值Cal 2。
这样,最后的校准结果:
则最后校准后得到的时间为:
测量模式2只有一个Stop通道对应Start通道,最小分辨率65 p/s,测量范围受限于粗略计数器范围的大小:Tmax=Tref×16 384≈4 ms@4 MHz
测量模式2的测量原理如图6所示,在该模式中采用前置配器扩展可测量的最大时间间隔,分辨率保持不变。在此模式下,TDC的高速单元并不测量整个时间间隔,仅仅测量从Start或Stop信号到相邻的基准时钟上升沿之间的间隔时间(fine-counts)。在2次精密测量之间,TDC记下基准时钟的周期数(coarse-count)。由于Coarse-count是通过测量基准时钟周期数得到的结果,因此无需再通过基准时钟来校准。
测量模式2的校准原理与测量模式1相同。在此情况下,测量范围2校准测量的结果:
由此得到最后的校准时差同样由公式(7)计算。
3 时差测量电路设计
时差数字转换电路原理如图7所示。
流速测量通过发射电路和收发转换开关,驱动一个声轴的2个换能器A、B同时发射CW脉冲,经过介质传播,A、B换能器接收脉冲信号,经过整形电路和触发电路,将声信号转换为包含时差信息的数字脉冲,流速差就转换为数字脉冲前沿的时差。2个通道的数字脉冲同时输入TDC-GP2芯片的输入接口,即可得到测量结果。
由于2个通道硬件的时延不同,而且电路受温度的影响也不尽相同,为了消除电路和传感器引入的误差,通过控制切换交叉开关,将流速的时差测量分2次测量。
将2次测量结果相减,即可消除电路对时差测量的影响,得到声传播时差:
Δt=(Δt1-Δt2)/2=TA-B-TB-A
其中TA-B、TB-A分别为顺流逆流传播时间,ΔTch1、ΔTch2为2个接收电路各自的硬件时延。
4 实验分析
流速的测试和计量主要有2种方法。
(1)水池拖曳试验。流体介质静止,流速计与拖车按照一定的轨迹和速度行进,以产生相对流速。
优点:走车相对水体做匀速直线运动,则流场相对于流速计相当于完全平面运动,没有流体运动产生的流场不均匀分布的影响。
缺点:走车精度控制较困难,实验系统复杂。
(2)循环水槽试验。流速计测量结构放置在一个具有较大直径的开口管道中央,由水泵等驱动水流产生流速。
优点:流速控制比较好,不容易产生较大的流速抖动,测试平台比较稳定。
缺点:水体是在管道中流动,流场受管壁的影响不是均匀分布,对测量精度有一定影响。
本文设计的流速计在完成电路调试后,根据实验条件选择水池拖曳的测量方法进行测量。水池测试结果如图8所示。
图8是未修正的流速计0度航向测试结果。可以看到,测量结果具有良好的线性度。图9反映了三维流速计水平流速测量的余弦响应情况,由此说明声学传感器结构设计良好。
三维流速计静态精度测量结果如图10所示。
通过实验测试,三维流速计在静态环境下,流速测量抖动范围在±0.5 mm/s,时差测量抖动约为0.2 ns,实现了高精度的三维流速测量。
通过在三维流速计系统中应用TDC-GP2芯片,利用数字电路测量微小时间间隔,既提高了电路的可靠性和稳定性,又降低了微小时差的测量精度和难度,获得较高的时间分辨率。文中通过实验分析,测量结果线性度较好,通过修正与实际值相差很小,说明该方法具有很强的工程可应用性,在时差式流速测量系统中有很好的发展前景。
参考文献
[1]德国ACAM messelectronic公司.TDC-GP2用户手册, 2007,1,11.
[2]德国ACAM messelectronic:公司.高精度低功耗芯片TDC- GP2在热表中的应用——新的超声波热表解决方案.
[3]党瑞荣,袁阿明,闫敏杰.TDC-GP2在流速测量中的应用.世界电子元器件,2008(3).
[4]KARRI M,KOSTAMOVAARA J:A high-precision time-todigital converter for pulsed time-of-flight laser radar applications[J].IEEE Transactions on Instrumentation and Measurement,1998,47(4).
[5]WILLIAMS A J.Measurement of turbulence in the oceanic bottom boundary layer with an acoustic current meter array [J].Journal of Atmospheric and Oceanic Technology, 1987,4(12).
[6]TURKO B:A picosecond resolution time digitizer for laser ranging[J].IEEE Transactions on Nuclear Science,1978. NS-25.(2).
转换时间 篇5
这篇文章主要介绍了讲Perl中的本地时间与UNIX时间戳间相互转换的方法,主要用到了Perl中的Date::Parse模块,需要的朋友可以参考下
当你的Perl脚本需要解决时间信息，这里有两种方法来表示和处理日期和时间，一种方法是易读的时间表示（例，“Sat Mar 14 10:14:05 EDT ”），另外一种是使用UNIX时间戳（也叫“新纪元时间”），这是从1970年1月1日到今所经过的时间秒数。每一种方法都有它自己的优劣势，取决于你的需要，也许也就需要转换一种格式到另一种。
Perl中转换本地时间到UNIX时间戳
为了从日期字符串中获得UNIX时间，可以使用Date::Parse模块中str2time函数。此函数可以处理多种格式，例如：
Sat Mar 14 10:14:05 EDT 2015 3/14/2015 10:14:05 -0400 14/Mar/15 10:14:05 14 Mar 15 10:14:05 use Date::Parse; my $local_time = “Sat Mar 14 10:14:05 EDT 2015”; # 1426342445 will be stored in $unix_time my $unix_time = str2time($local_time);
Date:Parse 模块支持多种语言（英语，法语，德语和意大利语）和时区，
例如:
use Date::Parse; use Date::Language; my $lang = Date::Language->new(‘French‘); my $unix_time = $lang->str2time(“12:14:05, Ago 16, 2014 (CEST)”);
Perl中UNIX时间戳到易读的日期和时间
如果你想要转换UNIX时间戳到易读的格式，可以使用localtime()函数，此函数可以转换UNIX时间戳为一个9元素列表。然后你可以使用返回的list构造任何你需要的可读格式。这里有一个代码片段：
转换时间 篇6
·先天高能效架构, 免除流水线或传统离散时间 (DT) Σ∆ (DTΣ∆) 架构下采样模/数转换器所需的高速增益级;
·内置过采样、内部低通连续时间环路滤波器以及片上数字滤波器, 提供一个真正的无混叠奈奎斯特频带 (Nyquist band) ;
·无开关纯电阻性输入。相比于流水线或DTΣ∆架构的采样输入模/数转换器更容易被驱动, 而且耦合噪声更少;
·具有片上时钟调整功能, 可为内部调制器提供过采样时钟。可提升输入时钟的频率和品质, 产生低抖动的采样边沿, 无需高成本的高性能输入时钟支持即可实现高分辨率;
·易于向CMOS新工艺迁移。在连续时间Σ∆模/数转换器中, 采样过程所引致的噪声和非线性影响会明显降低, 因此可以降低电源电压以配合未来CMOS工艺的要求。
CTΣ∆技术的先天优势加上片上时钟调整器的采用, 便可通过下列的方法简化信号路径设计:
·降低功率的要求;
·免除使用 (或降低要求) 外置抗混叠滤波器;
·降低输入驱动器的要求;
·在不降低性能的前提下, 降低对时钟资源的高品质要求。
此外, CTΣ∆模/数转换器将随技术发展而不断改进, 未来更可充分占尽CMOS新工艺的优势。
美国国家半导体的CTΣ∆技术可支持的模/数转换器, 其分辨率和数据输出率分别可高达16位或上和100MHz。本文将首先探讨一下模/数转换器的技术要点, 并解释CTΣ∆技术的应用价值。之后, 将详述模/数转换器采用CTΣ∆技术的好处。分析中将结合高分辨率100MSPS以下的应用, 通过美国国家半导体的ADC12EU050来分析CTΣ∆ADC的竞争优势。最后, 本文将概括总结CTΣ∆模/数转换器的发展潜能。
数据转换器基本原理
模/数转换器主要执行两项基本职能:时间离散和幅度离散。图1从概念上描绘出这两项职能, 当然实际的模/数转换器结构可能与之有所区别。
模/数转换器的第一项工作是在时间上进行离散, 或是对连续时间变化的输入模拟信号进行采样。输入信号在一个fs的频率和固定的时间间隔下被采样, 而采集回来的样品会以Ts=1/fs的周期来分隔开。一旦输入信号被采样, 最终的信号便会在采样时间间隔k Ts时以脉冲的形式存在。不过, 采样信号仍可假设成一个无限范围的数值, 因此并不能够精确地以数字形式来表达。
模/数转换器的第二个功能是在幅度上将采样信号离散化, 就是说模/数转换器以某一有限数量的可能数值作为参考并估算出每个样品的幅度。基于模/数转换器的输出只能根据一堆有限的可能数值, 故此每个样品的幅度都可用一个数字代码来表示, 而其位的长度可决定转换器可能输出的总数。然而, 在转换器中这些有限数量的输出数值难免会为模拟输入的数字化表达带来误差。这种误差称为量化误差, 它会限制转换器的分辨率。
模/数转换器的架构
一般来说, 模/数转换器可分为两大类:奈奎斯特率转换器和过采样转换器。这些不同类别的转换器在分辨率和输出采样率各有所长。
奈奎斯特率转换器
奈奎斯特率转换器可在所需最低频率下捕捉到关于整个输入带宽的全部信息, 因此奈奎斯特率转换器的输出数据率很高。现今, 三种最普遍的奈奎斯特率转换器分别为SAR (逐次逼近寄存器) 、闪速和流水线模/数转换器。
SAR模/数转换器
逐次逼近寄存器 (SAR) 模/数转换器主要是通过一个比较器来对输入信号进行二进制搜寻。意思是模/数转换器首先决定该输入是大于或小于参考电压的中间点, 该决定的结果便成为数字输出中的最高有效位 (MSB) 。找不到输入可能值的一半会被放弃, 模/数转换器之后再决定该输入是大于或小于剩下来可能值的中间数, 所得出的结果便成为数字字的下一个位。
上述的这项工作会不断重复, 每次都会更以更高的分辨率来逼近输入的数值, 而且每个周期都会重用相同的比较器直到找出最低有效位 (LSB) 为止, 这个数字字才算完整。由于SAR需要N次周期才能产生出一个具N位分辨率的输出, 因此通常将SAR的速度限制为几个MSPS。可是由于每一个周期都可重用同一个的高分辨率 (可能先被校准) 比较器, 因此在低功率下也可获得高精度。美国国家半导体的低功率模/数转换器采用SAR架构, 可以达到高至14位的分辨率和1MSPS的操作。
闪速模/数转换器
闪速模/数转换器特设有一堆连接到一个电阻梯的并行比较器, 它们是由极正和极负的模/数转换器参考电压来驱动。每一条电阻梯均被设计成与其邻居有一个LSB的距离, 以容许旁边的比较器能以最少一个LSB来辨别输入。所有比较器的输出会形成一个温度计代码, 而这代码则会被转化成一个二进制的数字输出。
对于N位的分辨率, 闪速模/数转换器需要使用2N-1比较器, 而这种比较器一般只限于使用在低分辨率的应用。因为每一个增加的分辨位都会将比较器的功率和面积增大一倍。此外, 位的增加也会同时提高对比较器准确性的要求。因此, 闪速转换器一般都会被限制在8位的分辨率。在闪速模/数转换器的设计当中, 大部份的精力都会集中在减少所用的比较器数量, 目的是要降低转换器在高速转换时的功耗。正是凭着这个设计策略, 美国国家半导体为业界带来首屈一指的超低功率、千兆赫采样率的8位模/数转换器。
流水线模/数转换器
流水线模/数转换器已成为8位或以上分辨率数据转换应用中的标准选择, 适用的采样率范围从5MHz到100MHz或以上。事实上, 现今美国国家半导体所提供的8、10、12和14位的流水线模/数转换器, 其采样率可高达200MSPS, 并可提供非常大的输入采样带宽。
流水线架构模/数转换器不会像闪速模/数转换器一般, 要求有足够的比较器来把输入与可能输入值比较。流水线架构的原理是执行多个的低分辨率闪速转换级, 并把它们堆迭成列以形成一条流水线。对于流水线中的每一个级, 其前级的量化输出会从原本输入信号减去, 而余数会被送到下一个级以进行更微细的量化。这个过程会随着信号在流水线中前进而不断重复, 直到LSB被决定出来, 之后所有在流水线中的输出会组台成一个接近输入样品数值的整体数字近似值。
由于流水线可同时在多个样品上工作, 故此模/数转换器可在每个时钟周期输出一个完整的数字字。这种并行处理可容许流水线在转换器的全奈奎斯特率下提供高分辨率。可是, 这种做法的代价便是带来延迟。延迟发生在输入首次被采样到产生数字近似值之间。这个延迟被称为管道延迟, 其大小一般为采样时钟周期的十分之一。幸而, 对于大部份的应用而言, 流水线模/数转换器的延迟都可接受。
流水线模/数转换器的挑战
美国国家半导体的高速模/数转换器已经清晰的证明流水线模/数转换器能够在高达200MSPS的采样率下提供高动态性能。虽然流水线架构可在中到高分辨率下达到很高的频率, 但它仍然要受限于其它的设计参数。
高速电路
由于流水线的每一个级必须处理前级的输出, 所以在转换过程中会由一个采样/保持 (SHA) 电路为每一个级提供一个固定的输入。第一级的SHA必须能在全采样率下维持模/数转换器的整体精度, 而这需要一个开关电容器电路将其于一个时钟周期内稳定下来。同样, 第一级的加法器和数/模转换器必须能于一个周期内稳定它们的输出。这些对于第一级的速度上要求 (对于下一级来说这要求会降低) 会迫使使用大带宽的放大器和其它电路, 从而引致较大的功耗消耗。
热噪声
流水线模/数转换器的最大动态范围会部分取决于转换器输入上的热噪声, 包括输入采样电容器的kT/C噪声。为了降低kT/C噪声, 可以选用较大的电容器, 但代价是:增加了在输入处的开关噪声, 更难驱动输入, 必须使用较高性能和较大功率的模/数转换器驱动器。
迁移到未来的C M O S工艺
与所有的抽样输入模/数转换器一样, 流水线模/数转换器要迁移到未来的CMOS工艺必须严峻的挑战。由于流水线模/数转换器通常都是使用一个升压CMOS开关来为采样电容器上的输入信号采样。这挑战源于开关电容器的输入。随着CMOS工艺和其电源电压不断降低, 可供CMOS开关用的过驱电压会随之减小, 大大缩小了可进行高分辨率采样的输入电压范围。再者, 要设计出一个可有效应用于深次微米工艺的较低电压阈值的开关也不是一件容易的事。
输入滤波和采样时钟的要求
对于使用包括流水线架构的任何类型的采样输入模/数转换器来说, 最后的挑战是来自驱动转换器的外置电路, 尤其是输入滤波网络和采样时钟。无论是使用什么样的采样输入转换器, 在采样运行时混叠在要求频带内的信号都需要使用抗混叠滤波器 (AAF) 来清除。由于现实难以达到陡斜的滤波器衰减特性, 常迫使设计人员对所需的信号过份采样。虽然过采样可以缩减有可能在频带中出现混叠的频率范围, 从而使对抗混叠滤波器的要求降低, 但这过采样会导致模/数转换器浪费奈奎斯特的带宽, 并使到系统的功耗增加。此外, 过采样还会增加对其后数字电路的工艺要求。
对于采样输入模/数转换器来说, 提供给模/数转换器的采样时钟是另一个决定整体动态性能的重要因素, 尤其对高分辨率和高输入频率的应用来说更甚。时钟源的相位噪声会随着模/数转换器输出处的噪声增加而出现, 因此系统设计人员必须小心处理以确保整体的系统分辨率不会被时钟源局限。对于高速和高分辨率的模/数转换器来说, 时钟的品质很重要, 因为当输入频率和模/数转换器分辨率提高时, 系统对时钟信号的纯净度要求也会相应提升。
从上述的讨论中还可明显看出, 虽然流水线和其它的采样式输入模/数转换器是高速和高性能应用的最佳选择, 但无论对于模/数转换器设计人员或系统设计人员来说都充满着挑战。与采样输入模/数转换器相反, CTΣ∆模/数转换器并不需要快速稳定的电路或在其输入处设有开关电容器, 因此可避免增加模/数转换器的功耗, 而且亦无需在高分辨率的应用使用高性能的驱动器。此外, CTΣ∆模/数转换器还具有高效的抗混叠滤波的优点, 可降低或免除对外加抗混叠滤波器的要求, 并且不会浪费模/数转换器的带宽。最后, C TΣ∆技术还很适合迁移到未来的CMOS工艺。对于那些可同时使用CTΣ∆和流水线架构的高分辨率和100MSPS以下的应用而言, CTΣ∆技术会带来压倒性的优势, 这些优势将在后文中论述。
过采样模/数转换器
奈奎斯特率转换器一般都能有效地在高输入带宽下达到中级分辨率, 而通常过采样转换器的表现则相反。由于过采样转换器的采样频率是大于输入信号带宽的奈奎斯特率, 因此在即定转换器采样率下, 过采样转换器的输出率将会比奈奎斯特率转换器的低。可是, 假如换成是奈奎斯特带宽, 过采样转换器 (即使没有校准) 能达到比奈奎斯特率转换器更高的分辨率, 当中无需理会转换器中CMOS电路的原有分辨率。这样的模/数转换器有两类, 分别是过采样模/数转换器和Σ∆模/数转换器。
过采样模/数转换器
要清楚理解一个模/数转换器是如何过采样, 最好从探讨一个N位闪速模/数转换器开始。这个转换器的正参考电压和负参考电压分别为+VREF/2和-VREF/2, 而它的整个输入范围[-VREF/2, +VREF/2]则被细分成2N个较小的范围, 每个均有1 LSB宽, 或VLSB=-VREF/2N。
由于闪速模/数转换器的输出只能指派出一组有限输出给一个无限范围的输入, 因此一个输入的输出数字化表示便是原来幅度的总和再加上由数字近似值而来的信号误差, 而这个误差信号即是量化误差。一般来说, 这里假设量化误差的功率拥有一个白色的频率光谱, 并且从频率0到采样频率fS之间平均分布。把这个固定的量化噪声密度从0到fS/2 (即奈奎斯特带宽) 积分计算, 那便可得出模/数转换器输出中的噪声功率。最后, 便可得出闪速模/数转换器的SNR, 其数值为 (0.176+6N) dB, 其中N是输出中的位数。
在以上关于分布在DC和fS/2之间的量化误差白噪声的讨论, 为降低模/数转换器输出信号中的噪声提供一个简单的方法。由于有限功率的量化噪声会在所有频率间平均分布, 因此只要限制转换器的可用带宽, 就可以削减输出的总噪声, 从而提升带宽内信号的SNR。也就是说, 假如把输入带宽局限在fS/2M, 那整体的总和噪声将可降低M倍, 这便称为过采样比率。因此, 一个过采样模/数转换器所能达到的最高SNR为:
SNR=1.76+6N+10log10 (M) [3]
在过采样中, M值每增大四倍那SNR便会增加一个位 (6 dB) 。
Sigma-Delta调制器模/数转换器
在过采样中的带宽/分辨率取舍效率可以通过整形输入信号或量化噪声的频谱来加强。前者一般都是用一个delta调制器来完成, 而后者则需依靠一个Σ∆调制器。由于Σ∆调制器比起delta调制器在那些非理想化电路中表现更好, 所以也被普遍采用。
Σ∆调制器的基本工作原理是在反馈环路中包含一个简单的量化器, 以对量化噪声整形并将大部份的噪声移出要求频带之外, 以准备稍后再用滤波器来抑制。图2表示出一个简单的Σ∆调制器的例子, 其中加性白噪声源ei来调制量化器。
图3表示出传递函数, 也称为噪声传递函数 (NTF) , 它是从量化噪声ei传递到供不同环路级L的调制输出。
从上述图表, 可以看到调制器在较高的频率时会把量化噪声放大, 并同时抑制较低频率的带内噪声。在这种效应下, 量化噪声会转移到较高的频率, 在该处它们稍后会被滤走, 从而大大降低了在调制器输出处的整体带内量化噪声能量。但要注意对于较高阶的调制器, 是会有更多的量化噪声被整形出频带外, 使得留在带内的量化噪声较少。不过, 环路滤波器的阶数不会无限增加, 原因是当环路的阶级愈高, 稳定性就越低。
可以看出对于一个Σ∆调制器来说, 可用的SNR以dB为单位就是:
SNR=1.76+6N+ (2L+1) 10 log10 (M) +10log 10 (2L+1) - (2L) 10 log 10 (π) [3]
如果与一个简单的过采样模/数转换器的SNR比较, 当M>π时, Σ∆调制器的SNR会较大, 其实这是一种常见情况。随着过采样的频率增加, Σ∆调制器会不断给出比简单过采样更高的分辨率。上述公式表示过采样率而增加的SNR会乘大 (2L+1) 倍, 因此在Σ∆调制器中的带宽与分辨率间的取舍效率会比单一的过采样高, 尤其当调制器的阶级增加时这一情况更加明显。Σ∆调制器之所以能获得更佳的分辨率, 应归功于发生在Σ∆环路反馈中的量化误差噪声整形。
在Σ∆调制器中量化器的输出信号包含有输入信号、其它噪声以及经整形后量化噪声以外的失真成份。再者, 环路输出数据率会比要求的高M倍。Σ∆转换过程的最后一个步骤是去除带外的量化噪声, 并且将输出的采样率降低至所需的数据传输率, 该功能由抽取滤波器执行。
抽取滤波器
在Σ∆调制器输出处的数字滤波器必须过滤所有的带外量化噪声, 并且重新从环路采样率MfS到所需的模/数转换器输出率fs之间为数字数据采样。为了降低实现的复杂性, 通常都会在多个不同的级中采用抽取滤波器。
一个简单的实现方法是采用一个简单的累积/抛弃或sinc滤波器作为第一级, 它一般会被限制在一个低阶的抽取比例以防止出现明显的带内降级, 而sinc的传递函数则可防止在不同再采样率下的信号在带内出现混叠。然而, 这类的配置通常都跟随有一个低通滤波器, 它可从sinc滤波器的中等输出率将信号每10抽一到所需的采样率fs/M。这低通滤波器也可用来补偿sinc滤波器的带内降级。可是, Σ∆模/数转换器中的抽取滤波会导致比流水线模/数转换器更长的延迟, 但现今大部份的应用都能接受这增加了的幅度。 (待续)
康宁公司在中国新建的液晶显示 (LCD) 玻璃基板工厂举行了开业典礼。该工厂位于北京经济技术开发区, 是康宁公司在中国大陆建造的首个TFT-LCD玻璃生产厂。
Symbian中国公司举办的“2008 Symbian中国集结智能人才行动”启动, 拉开2008 Symbian中国在全国5座主要城市 (北京、深圳、上海、成都、大连) 张榜纳贤, 广招英才的序幕。
微捷码 (Magma) 发布其仿真、模拟优化、芯片完工修整以及物理校验整合和自动化平台—Titan, 可帮助模拟设计师实现效率和生产力的突破
转换时间 篇7
第一枚获业界公认的Σ∆调制器诞生于1962年，而它事实上是采用了CT电路。此后，利用CT电路来实现Σ∆调制器便愈来愈普遍，但当开关电容器(SC)电路面世后，大部分的Σ∆调制器都改以DT环路滤波器来实现。SC电路之所以受欢迎，原因是它不会受信号波形特性的影响。此外，SC积分器的时间常数可随着采样频率而调整，从而提高系统的灵活性。可是，其后CTΣ∆调制器又因其某些优点而重新受到注视，例如是它采用较低功耗的积分放大器，以及内置有采样输入模/数转换器没有的抗混叠滤波功能。
CTΣ∆模/数转换器与流水线和DTΣ∆模/数转换器之类的采样式输入模/数转换器有两个主要的区别:
·CTΣ∆调制器采用的是CT积分器而不是DT积分器或电路。因此比起SC电路,CTΣ∆调制器更能应用连续时间电路,通常是RC或C/gm积分器。
·CTΣ∆调制器的采样工作是发生在量化器之前的前置环路滤波器的输出。相反，采样式输入模/数转换器的采样工作是发生在模/数转换器的输入。
CTΣ∆模/数转换器和采样输入模/数转换器之间的区别带来了性能方面的差别。比较突出的一点在于CTΣ∆模/数转换器能够在较低的电源下工作，包括有效的抗混叠滤波和比较宁静的输入级。所有这些CTΣ∆技术的优点都已显示在美国国家半导体新推出的ADC12EU050中，稍候本文将对此详述。
CTΣ∆模/数转换器的挑战
流水线模/数转换器需要牺牲某些设计特性来保证高速率，同样地，模/数转换器设计人员要利用CTΣ∆的优势也要面临一些设计挑战。一个采样输入SC模/数转换器的采样频率范围比较宽，通常可在接近零到其最高速率的采样频率范围内工作。可是，CTΣ∆的动态范围是由RC或其组件积分器的C/gm积所决定，因此积分器的时间常数必须能够调节以容纳不同的工艺。此外，环路的动态范围不会因应采样频率而改变，限制了可容许的采样率工作范围。
Σ∆转换器的输入带宽亦会限制在模/数转换器的第一个奈奎斯特频带内。在一个奈奎斯特率模/数转换器中，全速的采样会发生在系统的输入处，而输入带宽可以是转换器奈奎斯特率的好几倍，以容许进行IF采样。相反地，由于Σ∆模/数转换器具备有低通抽取滤波器，所有在第一个奈奎斯特区以外的信号将会从输出频谱上移除。此外，虽然一个DTΣ∆可容许信号于其环路采样率Mfs附近在带内倍减，但CTΣ∆模/数转换器内的固有抗混叠滤波功能会阻止这情况发生。因此，输入信号必须混入到第一个奈奎斯特区中，以待CTΣ∆模/数转换器将它们数字化。
最后，由于其过采样的关系，故此CTΣ∆模/数转换器的输出率会即时被限制在100MSPS以下，但流水线模/数转换器则可达到500MSPS或以上。事实上，假如采用同样的技术，奈奎斯特率转换器的工作速度通常都会比Σ∆模/数转换器的快，原因是Σ∆设计必须要有过采样。
幸而，在高分辨率应用中，CTΣ∆技术的优点足以弥补其低于100MSPS采样率这一缺点。以下将会集中讨论美国国家半导体的CTΣ∆模/数转换器，并且将说明它相比于流水线和DTΣ∆采样输入模/数转换器的性能优势。
美国国家半导体的CTΣ∆模/数转换器的优点
美国国家半导体新推出的ADC12EU050是现今业内第一个可准备投产的CTΣ∆模/数转换器。该产品之所以能提供更佳的性能，不单只因为它具备有采样输入模/数转换器没有的CTΣ∆技术，而且还有赖于在芯片上集成的额外电路。
低功率
对于高分辨率和100MSPS以下的应用，CTΣ∆架构的主要优势是其采样输入模/数转换器的低功耗。一个通常用来衡量模/数转换器性能的方法是能量品质因素(FOM)，它一般测量模/数转换器的整体功耗相对于其输出分辨率和带宽的比例。凭借CTΣ∆技术带来的先天高效率，ADC12EU050可在超低功耗下提供高性能，显示出上佳的FOM值。
CTΣ∆技术之所以能带来低功率优势，全靠其内部的电路。在流水线和传统的DTΣ∆模/数转换器在内的任何采样输入SC电路中，其内部放大器必须能在某即定分辨率的一个周期内稳定下来，这种要求对内部放大器的速度做成明显的限制，如此一来就增加功耗并局限了转换器所能达到的最大采样率。
在配备有CT反馈的CTΣ∆模/数转换器中，由于放大器的输出永远不会即时开关其输出电压，因此没有必要稳定输出，从而可放宽放大器在速度上的限制。虽然很难进行一个绝对的比较,但采样输入模/数转换器的SC天性使得它比起CTΣ∆更需要使用较高速度的放大器,因此其功耗比起流水线或DTΣ∆模/数转换器的更大。此外,CTΣ∆模/数转换器并不要求迅速稳定下来,这也使它在相同的技术下，比起传统的DTΣ∆模/数转换器的采样率更高。
对于任何系统尤其是便携设备来说，低功耗和高能源效率的操作都是极之重要的，因为降低功耗可以延长电池的寿命和减轻散发出来的热量。手持超声波医疗系统等应用尤其看重这一点。ADC12EU050采用1.2V电源，非常适合应用在单电池供电的系统中。
抗混叠滤波
CTΣ∆模/数转换器架构消除了对输入滤波的严格要求，原因是它已具备有天生的抗混叠滤波能力。在ADC12EU050中，很多的抗混叠滤波器性能特性都建基于数字技术上，因而产生出很高的通带平整度和很陡斜的滚降(高度有效的阶级)。
CTΣ∆的抗混叠性在于同时采用了Σ∆调制器和CT电路。对于任何类型的Σ∆模/数转换器来说(CT或DT)，过采样和其后对调制器输出的抽取滤波均须使用一个非常陡斜的滚降低通滤波器，其中断频率要是模/数转换器输出率的二分一。相反，一个没有过采样的奈奎斯特率模/数转换器则必须在模/数转换器之前加入一个高阶的外部低通滤波器，以防止有与输出采样率倍数相近的信号混叠在频带内。关于这点，我们在上文中已讨论过流水线模/数转换器的输入滤波和采样时钟要求。
然而，除了上述的Σ∆架构先天优点外，CT电路还有一个优点远胜DTΣ∆模/数转换器。由于CTΣ∆模/数转换器是于前置环路滤波器的输出处采样，因此信号会于被采样前首先被环路的低通滤波器过滤，这便衰减了那些在调制器环路采样率(Mfs)附近并有可能混叠到频带内的信号。再者，由于这些混叠信号之后会在内部量化器的输入处被注入，噪声被环路的整形方或会与量化噪声的整形方式相同。这两种现象促使CTΣ∆除了在过采样和数字滤波能力上优于流水线设计外，它还能提供比DTΣ∆更佳的抗混叠滤波能力。图4总结出CTΣ∆模/数转换器与流水线模/数转换器在抗混叠性能上的比较。
干扰混叠、噪声混叠、流水线(要求有外部抗混叠滤波器)、频率、混叠增加带内噪声和干扰、砖墙滤波器消除混叠、包括抗混叠滤波器、频率
这高效的先天抗混叠滤波能力大大降低或甚至免消除对外加抗混叠滤波器的要求。
即使如此，CTΣ∆的抗混叠性能也不应被过份夸大，因为抗混叠的要求是取决于不同的应用，而且它可能同时对设计复杂度、系统大小和成本构成一定的压力。正如之前讨论过，通过将采样率提升到所需输入带宽的两倍以上，便可放宽流水线或其它奈奎斯特率模/数转换器对抗混叠的要求，但这会浪费带宽并降低系统的整体能效。一个模拟抗混叠滤波器设计会存有陡斜的中断特性，因此要达到一个非常平整的通带是一项非常艰巨的任务，这要求高阶和高插入损耗的滤波器网络，因而必须增大信号路径中的增益以补偿该损耗。
通过消除采样输入模/数转换器所需的附加过采样，使得CTΣ∆能让系统设计人员使用差不多所有的转换器奈奎斯特带宽，从而大大改善电源效率。此外，由于可免除使用昂贵的外加抗混叠滤波器，使得ADC12EU050能降低对模/数转换器驱动器的需求，进一步简化了系统设计的复杂性和降低整体的成本和功耗。
低噪声并易于驱动的输入
CTΣ∆模/数转换器的输入噪音比采样输入模.数转换器的输入噪音更低，这主要归功于内置电路的CT。在一个流水线或传统的DTΣ∆采样输入模/数转换器中，其输入级均包含有一个通常较大的开关电容器，以用来削减模/数转换器的整体热噪声。驱动这个大的开关电容器并不容易，尤其对DTΣ∆模/数转换器来说，因为它们的调制器是以输出数据率的几倍速度来进行采样。此外，来自这些输入的较大开关噪声可以耦合到系统，导致系统的整体性能下降。另外，可以施加到开关电容输入的输入电压也会因输入的采样开关之栅极源级电压而受到限制。与SC采样输入相反，CTΣ∆技术可展现出一个稳定的电阻性输入，正如图5中所示。
由于CTΣ∆的输入没有被采样，所以无需使用开关电容器，而且输入也比较容量驱动，因此可使用较经济的较低功耗驱动电路。此外，没有了输入开关损耗可减少耦合到系统的噪声，改善系统的整体性能。最后，在输入处没有任何的开关便不会对输入电压的摆幅造成限制，使得输入电压范围能够比SC采样输入模/数转换器的来得更高，而真实上，这输入电压有时甚至可超越电源轨。
低抖动锁相环路可提供精确的采样时钟
一个低抖动的采样时钟对于所有高速和高分辨率的数据转换系统来说都是非常重要，因为必须依靠它才能用尽模/数转换器的最高分辨率。美国国家半导体的ADC12EU050中的调制器过采样时钟负责驱动其内部Σ∆环路的量化器。这时钟是由一个片上时钟调整器所提供，其包含有一个锁相环路(PLL)和压控振荡器(VCO)。这个高性能的PLL使用一个片上的LC调节电路来创建一个高Q值的谐振器。这个片上时钟电路将频率倍增并为调制器环路提供低抖动的采样边沿，以便CTΣ∆模/数转换器能在无需高性能和高成本的外置时钟源下发挥出其优点。系统设计人员只需在所需的输出采样率(40到50MSPS)下提供一个中等品质的低成本晶体，其它的事便可由ADC12EU050的片上时钟电路来处理。
片上高精度时钟的另一优点是其可路由到外置电路，并作为一个系统时钟供给系统其它与时间有关的零件使用，这样便可节省一个低抖动时钟源的额外成本，并减轻设计的工作量和节省电路板的空间。
即时过载恢复
由于Σ∆调制器是一个反馈环路，它们很容易在遇到大输入信号时发生过载。对于一个典型的Σ∆调制器来说，这种过载可能需要重置环路，但这却会使前存储在环路中的数据流失，并且会导致在模/数转换器的输出出现大毛刺。如果不重置环路，其实可让调制器继续运作，以容许过载情况自行离开环路，但这可能需要等待几个时钟周期，而期间模/数转换器的输出数据就有可能被损毁。
ADC12EU050包含有即时过载恢复特性。当这个即时过载恢复(IOR)功能被启动时，模/数转换器可在输入过载的情况下维持信号的完整性，甚至可比流水线模/数转换器更快地恢复过来。
可随技术发展而不断改进
最后，CTΣ∆技术可随着未来的技术而不断改进，以长期确保其在模/数转换器市场中的地位。正如上文所述，CTΣ∆的采样工作是在环路滤波器的输出处发生，故此可大大降低采样误差对性能的影响。相反对于流水线或DTΣ∆采样输入模/数转换器来说，其采样工作是发生在模/数转换器的输入，因此任何的采样错误都会构成很大的影响。因此，CTΣ∆模/数转换器将更加适应未来的CMOS工艺。未来的工艺会带来更小的过驱、泄漏或其它的效应，这都会影响采样电路性能的发挥，而采用电路的性能影响对流水线、DTΣ∆和其它采样输入模/数转换器来说，远比CTΣ∆模/数转换器来得更深远。
结语
美国国家半导体ADC12EU050模/数转换器的面世为CTΣ∆模/数转换器带来性能上的大跃进。几经40余年，美国国家半导体终于率先成功地将CTΣ∆技术从实验室转移到生产线上。ADC12EU050模/数转换器比起同类的流水线模/数转换器节省了30%的功率，而且可以以高于现行最快的DTΣ∆模/数转换器的输出率来提供12位的分辨率。
ADC12EU050所采用的CTΣ∆技术具有优秀的先天抗混叠功能，低噪声，并且输入级易于驱动。为了完全发挥C TΣ∆技术的长处，ADC12EU050还包含有一个片上时钟调整器，可以避免使用高性能高成本的时钟。最后，ADC12EU050由于可即时从一个输入过载事件中恢复，因此不会发生Σ∆模/数转换器中常见的输入过载。
除了ADC12EU050以外，美国国家半导体正开发更多的C TΣ∆模/数转换器以供100MSPS以下采样率的高分辨率应用。随着CTΣ∆技术的升级，预料会有愈来愈多的这类模/数转换器应用领域将越来越广。美国国家半导体在CTΣ∆模/数转换器上的知识积累确保了其在这领域的优势地位。
参考文献
[1]. B. Razavi, Data Conversion System Design.Piscataway, NJ: IEEE Press, 1995
[2]. G. Mitteregger, C. Ebner, S. Mechnig, T.Blon, C. Holuigue, and E. Romani, “A20-mW 640-MHz CMOS Continuous-Time ∑Δ ADC With 20MHz Signal Bandwidth,80-dB Dynamic Range and 12-bit ENOB,” IEEE Journal of Solid-State,Circuits, vol. 41, no. 12, pp. 2641-2649, December2006
[3]. S. D. Kulchycki,“ Continuous-Time ∑ΔModulation for High-Resolution, Broadband A/D Conversion,” Ph.D. dissertation, Stanford University,March 2007.
[4]. J. C. Candy, “An Overview of Basic Concepts,” in Delta-Sigma Data Converters, S. R.Norsworthy, R. Schreier, and G. C. Temes, Eds.Piscataway, NJ: IEEE Press, 1997, pp. 1-43.
转换时间 篇8
分布对象的异步消息传递机制是构造大型分布应用必不可少的机制之一,但是在目前的典型分布式应用支撑平台中,没有很好地解决消息的异步机制问题,缺乏对消息异步传递、服务质量控制和时间无关的存储转发机制的支持。目前,在分布式对象中间件平台中,支持异步机制的研究主要有两个方面,第一种异步机制是通过中间件代理服务解耦对象请求端与接收端,以实现异步、松耦合和多对多通信。这种方式适合构造基于事件的中间件应用,不能够支持消息接收端向消息发送端返回应答。第二种异步机制是基于方法级支持请求发送端与接收端之间的异步通信,它可以直接支持消息接收端向发送端返回应答。这种基于方法级的异步机制有两种基本的模型:异步回调模型和异步轮询模型。这两种异步模型能够解耦消息发送端和接收端,消息发送端发送请求之后不需要阻塞等待应答结果。但回调和轮询异步模型存在以下缺点:
(1) 要求消息发送端和接收端都必须处于活动状态,具有时间紧耦合的缺点。
(2) 消息的服务质量支持不足,对消息的可靠性传递不能保证。
(3) 无法支持消息应答双方是不同对象的请求,具有空间紧耦合的缺点。
针对上述方法级异步消息模型存在的问题,我们设计了一种支持时间解耦的分布对象异步消息模型TIAIM(Time Independent Asynchronous Invoke Model )。该模型引入了消息转换层MCL(Message Conversion Layer)来完成消息的提取、包装和变换,以实现原始的请求消息转化为一个可存储转发的消息。该模型设计了一种软件路由代理SRA(Software Route Agent)来存储和转发消息,以支持消息异步传递和时间无关激活,同时很好地支持消息服务质量的控制。本文主要针对TIAIM中消息转换机制进行研究。
1 基于软件路由代理支持时间解耦的TIAIM
时间解耦异步消息模型TIAIM属于方法级的异步机制,它基于回调和轮询异步模型进行扩展。TIAIM可形式化地定义为:
定义1 TIAIM=<DE,O,MCL,SRA>,其中,分布式对象O=<Oc,Orh ,Op ,Osrh ,Os> Oc表示客户请求对象,Os表示服务对象,Orh为Reply Handler对象,它是异步回调模型中引入的接收应答对象,Op 为异步轮询模型引入的查询(Poll)对象,Osrh是针对TIAIM中的异步轮询模型引入的由系统维护的应答接收对象。MCL为消息转换层,负责原始请求消息的转换。SRA为软件路由代理,它基于DE分布环境,对MCL转换后的消息进行存储转发。
基于时间解耦的分布对象中间件异步通信模型如图1所示。
2 TIAIM消息转换层MCL
2.1 TIAIM消息转换层MCL体系结构
TIAIM的消息转换层MCL的结构如图2所示。
MPA:提取原始GIOP Request消息,请求消息包括GIOP主版本号、次版本号、服务上下文、应答标志、对象Key、操作名及IN/OUT类型参数。
PI: MCL提供给Client选择使用的一组有关路由策略接口,实现了路由策略设置与具体实现的无关性。
QSI: MCL提供的QoS接口,以控制消息的服务质量。QSI设置的服务质量信息将作为请求消息的一部分随消息进行传递,并影响SRA对消息的处理。
RE:根据RE作用的不同,RE可以分为三种:转换规则、路由规则及其它应用层规则。转换规则的作用是将GIOP Request消息转换为可以存储转发的消息。路由规则作用是选择开始的路由器。
MAA:在MT的控制下,将转换后的请求消息、路由信息、服务质量信息、应答目的地信息包装为一个可以存储转发的消息Request Info,通过DE发送出去。
2.2 MCL消息提取适配机制
GIOP(General Inter-ORB Protocol)是OMG在CORBA规范中定义的一个ORB间的通信协议。GIOP请求消息由GIOP固定消息头、请求消息头和请求消息体组成。
为了包装和重构一个请求消息,以便SRAT能够激活一个GIOP Request,MPA需要提取以下信息:GIOP_version、flags、response_expected、reserved、Object_key、operation、Service_context。MPA提取信息的处理算法如下:GIOP_version、flags、response_expected、reserved、Object_key、operation、Service_context。
2.3 MCL策略接口PI及算法
PI为MCL向上提供一组与路由有关的策略接口,供Client选择使用,实现路由策略设置与具体实现分离。在异步消息模型中,由于SRA之间互连构成了一定的拓扑结构图,消息要从一个Client传递到一个Server,可能要经过SRA的多次存储转发,而SRA传递消息的效率取决于寻径算法,算法的优劣会给系统的正确性、可扩展性、可靠性带来很大的影响,因此寻径算法设计是异步消息模型研究中的一个重要问题。
SRA之间可以采取静态或动态路由的策略。静态路由策略,在生成服务方对象引用时,在对象引用中嵌入路由信息。动态路由策略,每个SRA都动态地更新路由信息。我们结合TCP/IP协议的IP寻径技术与IRP寻径方法的优点,设计了链路-状态寻径(L-S)算法。利用该算法,消息传递的路径不依赖于Server提供的路径构件,而是通过SRA之间周期性地交换路径信息,来更新SRA维护的路由拓扑图的信息表为消息的传递提供路径。
链路-状态寻径算法是一种动态路由算法,能够适应大规模分布式对象环境的变化,保证消息的正确寻径,具有较大的应用前景。由于篇幅的原因,不对该算法进行详细描述。
2.4 MCL服务质量接口及算法
MCL提供了QSI,对消息的服务质量进行控制,实现了策略和机制的分离。服务质量信息是客户对Client及SRA处理消息的一种要求。客户方通过QSI设置自己的服务质量策略,该策略不仅控制客户方的行为,并随着RequestInfo传递来影响SRA的行为。
排序策略对消息的服务质量有较大的影响。排序策略不同,消息被服务的先后顺序不同。在分布对象异步消息模型中,消息的发送不必等待前面异步消息应答的返回,并且它们的传递路径可能不同,因此消息的发送极有可能出现“先发后服务”、“后发先服务”的情况。在这种情况下,客户方得到的应答结果可能是错误的。所以,排序策略及其核心算法是一个值得研究的问题。我们从Client-Server的全局的角度出发,设计了一种基于优先级的消息排序算法能够解决上述问题。
基于优先级的消息排序算法根据消息的优先级和同一客户方发出消息的依赖关系,控制消息被目标对象服务的顺序,有效地解决了服务顺序不合理的问题。
2.5 MCL消息装配适配机制
MAA的任务可以分为两个阶段:第一阶段:首先把Request Body中的信息与字节顺序装配为MessageBody结构,然后把MPA提取的信息与MessageBody装配为一个RequestMessage结构。
第二阶段:将RequestMessage及服务质量信息Qos、路由信息 RouteInfo、应答目的地 Target装配为一个可以存储转发的消息RequestInfo。
2.6 基于异步轮询的MCL处理算法设计
针对异步回调和异步轮询应答处理方法的不同,MCL的处理算法不同。在基于异步回调的TIAIM模型中,MCL需要对ReplyHandler对象的引用进行注册,并把提取出的请求消息包装为可以存储转发的消息。在基于异步轮询的TIAIM模型中,MCL不需要进行以上操作,但是要创建Poller对象并将它返回给Client。下面给出基于异步轮询的TIAIM模型中MCL的处理算法。
MCL处理算法:
由该算法可以看出,路由策略是影响MCL的主要因素。当使用TIAIM时,MCL激活MT,MT通过MPA提取原始请求消息,然后由MAA将消息进行装配为可以存储转发的消息,算法执行完毕时返回一个poller对象。算法的复杂度为O(n)。
3 TIAIM实现与测试
基于我们开发的CORBA企业级异构集成中间件平台,对TIAIM进行实验性实现与测试。引入TIAIM模型之后,应用系统发生了改变,主要表现在:
(1)客户方利用MCL将消息转换后,需要启动SRAs,服务方需要启动SRAT,中间节点可选择若干SRAM。(2)将SRAs对象引用配置到请求发送方。(3)配置SRA之间的路由关系,客户方代码只需设置适当的存储转发策略,服务器方不需要改变。引入TIAIM前后的性能如图所示。
引入TIAIM的企业级异构集成中间件平台实现了常规CORBA系统无法实现的功能,例如:消息的存储转发、断开的Client/Server应用、时间无关的激活和移动应用。在系统的性能方面,引入SRA后请求执行路径变长,对系统的性能产生影响。我们选择引入SRA前后的同一测试程序,在线程容量为75时的性能测试。H1表示引入SRA之后的测试结果,H1测试时要保证测试实体之间的连接,否则无法比较延迟。H2表示引入SRA前的测试结果。分析该图可以看出,在保证连接的情况下,引入SRA后的延迟大于引入SRA前的延迟。测试结果符合实际情况,因为引入SRA后请求执行的路径变长,在消息存储转发过程中,要进行对象创建和激活、请求排队以及包装应答结果等,对于要求时间无关的异步激活应用,是可以接受的。
4 结束语
实现分布对象中间件异步通信的时间解耦问题,是当前大型分布式应用软件的需求。通过在分布对象中间件异步通信模型中,引入消息转换机制和软件路由代理机制可以较好地解决上述时间解耦问题。本文重点论述了在分布对象客户请求端的消息转换机制。TIAIM在我们开发的基于CORBA标准的企业异构集成中间件中进行了实验,结果表明分布对象异步调用模型对于时间无关性有了很大的改进。
摘要：针对目前分布对象中间件消息通信机制中不支持时间解耦和服务质量控制的问题,提出一种能够支持消息异步传递和时间解耦的异步通信模型,通过在客户端引入消息转换层来完成异步消息的提取、包装和转换,将原始的请求转换为一种可路由的消息,然后设计一种软件路由代理来实现异步消息的传递与转发。重点论述了分布对象中间件异步通信消息的转换机制。
关键词：分布对象中间件,异步通信模型,时间解耦,消息转换机制
参考文献
[1]Vinoski Steve.New features for CORBA3.0.Communications of theACM,1998,41(10):44-52.
[2]Tai S,Rouvellou I.Srrategies for integrating messaging and distributedobject transactions.In:Proceedings of IFIP/ACM International Con-ference on Distributed Systems Platforms and Open Distributed Pro-cessing,New York,USA,2000:308-330.
[3]朱其亮,郑斌.CORBA原理及应用.北京:北京邮电大学出版社,2001.
[4]Object Management Group.CORBA Messaging Specification.http://www.omg.org,1998.
[5]Aahlad Y,Martin B,Marathe M,et al.Asynchronous notification a-mong distributed objects.Toronto:Proceedings of the 2nd Conferenceon Object-Oriented Technologies,1996,6.
转换时间 篇9
随着智能电网的推广建设, 具有数字输出的电子式互感器被大量应用于数字化变电站。为了确保测量准确性, 需要定期对已投运的电子式互感器的准确度进行校验。根据电子式互感器现场校验规范, 新投运的电子式互感器校验周期为1 a, 实际可能更短[1]。因此需要研究数字输出电子式互感器校验系统。
针对数字输出电子式互感器校验系统的相关研究已经有很多, 且取得了一定成果。早在1999年, 瑞典CHALMERS大学的Jon Ivar Juvik等人就研究出了一种数字量输出的互感器校验仪[2]。2004年, 加拿大的B.Djokic等人研究出了数字量输出电子式互感器校验仪, 兼容IEC60044-7/8、IEC61850-9等协议[3]。国内近几年对数字输出电子式互感器校验系统也进行了研究。文献[4]和文献[5]提出了基于高精度采集卡构成的电子式互感器校验系统, 但该系统不能克服由于采集卡触发采样和开始采样非严格同步 (以下简称非同步) 造成的相位测量误差, 使得校验系统整体准确度等级受到角差测量准确度制约。文献[6]和文献[7]提出的同步方式能有效克服采集卡非同步造成的相位测量误差, 但其缺陷是同步信号是由采集卡的采样时钟分频而来, 不能接收外同步信号, 只能由校验系统发出同步信号。
综观目前已有的电子式互感器校验系统, 根据A/D转换单元的区别, 基本分为嵌入式A/D方案和采集卡方案。嵌入式A/D方案即使用A/D转换芯片实现A/D转换, 虽然优点很突出, 但其设计复杂度高, 调试难度大。相比之下, 直接使用采集卡则要简便得多, 而且采集卡具有集成度高、精度高、性能稳定可靠等优点, 结合当前的虚拟仪器技术, 能快捷搭建高精度、高稳定性的校验平台。目前由采集卡构成的校验系统有2个固有缺陷:一是不能克服采集卡非同步, 二是不能接收外同步信号, 二者始终至少存在其一。产生这2个缺陷本质原因是采集卡采样非同步。本文针对上述问题, 深入分析了非同步的原因并提出了解决方案。
1 采集卡触发原理分析
采集卡的本质是A/D转换器。A/D转换器的原理有很多种, 尽管不同原理的A/D转换器的转换速度和精度不同, 但其工作过程是相同的, 即由采样触发信号控制, 在工作时钟同步下工作。一次转换需要的时钟数由A/D转换器的原理和位数决定, 一次A/D转换完成到下一次A/D转换开始的最短时间的倒数就是A/D转换器能达到的最大采样率。A/D转换器的转换精度主要受量化误差影响, 即取决于A/D转换器的位数[8]。A/D转换器从接收到采样触发信号至开始采样存在微小的延时, 在一般使用时并未考虑。但是在应用于校验系统时, 这个延时会造成相位测量误差, 有时该误差会相对较大, 不得不予以考虑。采集卡触发采样和开始采样的时序图如图1所示。
图1中, 上面的脉冲序列为采样率时钟, 下面的脉冲为采样触发信号。从图中可以看出, 采集卡从触发采样到开始采样, 并不严格同步, 有Δt的延时, 从而造成相位测量误差ΔΦ。具体地, 当被采样信号周期为T、采样率为fs时, 最长采样延时 (单位s) 为:
由采样延时引起的最大角差 (单位 (′) ) 为:
以4 k Hz采样率为例, 采样触发信号为外部秒脉冲 (PPS) 同步信号, 与采样率时钟没有任何时间相关性。由图1可以看出, 从采样触发信号上升沿到开始采样有延时Δt, 其最大值为250μs。对于50 Hz工频信号, 1μs时间差对应1.08′相位差, 250μs即对应270′。目前的电子式互感器的准确度一般为0.2级, 要求相应的校验系统的准确度至少为0.05级, 对应的角差测量准确度为2′。过采样技术能在一定程度上改善幅值和相位测量准确度, 但在相位测量方面, 其效果仍然不十分理想。以24位高精度采集卡PXI/PCI-5922为例, 在确保24位采样精度的条件下, 即使以最高采样率 (500 k Hz) 采样, 对于50 Hz工频信号, 由采样延时引入的相位差最大仍然可达2.16′, 已经超出角差限值。此外, 经济性也是重要的考虑因素。
由此可见, 使用采集卡构建的校验系统, 当接收外部同步信号时, 由采集卡采样延时引起的测量相位差是必然存在的, 且相位差与采样率和被采样信号频率均有关, 制约了校验系统的整体准确度。使用过采样在一定程度上可以克服上述问题, 但效果有限, 且成本相对较高。为了提高校验系统的相位测量准确度, 本文提出通过时间数字转换器TDC (Timeto-Digital Converter) 技术测量采集卡触发采样到开始采样的时间差, 再将时间换算为角度以校正相位的方法, 具有良好的效果和经济性。
2 TDC单元的原理及实现
以上分析表明, 采集卡的相位测量误差是由触发采样到开始采样的延时Δt引起的, 如果能测量出Δt, 则可以根据Δt校正相位。若被采样信号周期为T, 则需要校正的相位值即为ΔΦ。
TDC技术是时间测量的基本手段和常用技术, 常用的有计数器、电流积分、时间放大等方法[9]。针对本文中提到的需求, 宜选择计数器法, 下面介绍采用基于现场可编程门阵列 (FPGA) 的计数器法实现TDC时间差测量的原理。计数器法的基本原理是以被测时间起止时刻为计数门控信号, 控制计数器对已知频率的脉冲信号计数。计数器在被测时间的开始时刻“开门”即开始计数, 在被测时间结束的时刻“关门”即停止计数。具体地, 以PPS采样触发信号的上升沿为“开门”信号开始计数, 以该上升沿后的第1个采样率时钟的上升沿为“关门”信号停止计数, 测量原理框图如图2所示。
在图2中, 假设计数脉冲频率为fclk, 计数器在PPS信号上升沿到来时开始计数, 在紧接着的采样率时钟的上升沿到来时停止计数。在被测时间段内, 计数器的计数值为N, 那么被测时间Δt为:
由上式可知, fclk越大, 测量时间的分辨率越高, Δt测量越精确。
选用Altera公司的CycloneⅡ系列的FPGA器件EP2C8T144C8, 外接50 MHz有源晶振, 作为EP2C8-T144C8工作时钟和计数器输入脉冲。在QuartusⅡ开发环境下, 使用Verilog HDL开发图2所示的时间差测量电路的各个功能模块, 最终生成顶层原理图, 下载到EP2C8T144C8中[10], 从而实现上述TDC单元。
TDC单元测量采集卡从触发采样到开始采样的时间差的具体实现方法如下:将采集卡的采样率时钟由RTSI总线路由出来, 和PPS触发信号分别输入到时间测量电路的2个输入端, 作为计数器开始计数和停止计数的控制信号, 测量结果由串口反馈至校验系统的计算机, 以据此校正测量的相位。
经实验验证, 上述TDC单元的时间差测量准确度为±0.02μs, 对应相位校正量的准确度在50 Hz条件下为±0.02′。
3 校验系统实现及其准确度分析
3.1 校验系统实现
基于TDC的数字输出电子式互感器校验系统由采集卡、标准电磁式互感器、标准信号变换器、TDC单元、计算机和校验软件等组成。校验系统的构成框图如图3所示。
图3中, 标准电磁式互感器、标准信号变换器和采集卡构成标准通道, 标准数据经PCI总线送入计算机;被校电子式互感器作为被校通道, 被校数据经网口以IEC61850-9-2格式帧送入计算机;标准路和被校路数据由外部PPS信号进行同步;同时, 外部PPS信号和采集卡的采样时钟输入到TDC单元, 测量采集卡从触发采样到开始采样的延时, 测量结果由串口送入计算机。
计算机获取标准通道数据、被校通道数据和延时时间之后, 由校验程序计算标准通道数据和被校通道数据的幅值和相位并进行对比, 得出被校电子式互感器相对标准电磁式互感器的比差和角差。最后, 根据测量的采样延时时间, 对计算出来的角差予以校正。校验程序流程图如图4所示。
当被测电流或电压的频率偏移50 Hz, 或者采样时间为非工频周期整数倍时, 直接使用离散傅里叶变换计算相位和幅值会因非整周期采样而产生误差[11]。为了减小非整周期采样产生的误差, 常用的有准同步算法、相位修正方法和加窗插值算法[12,13,14,15], 本文的校验系统采用加二阶汉宁卷积窗的误差修正算法, 对由于非整周期采样而产生的频谱泄漏误差做了修正[16]。
3.2 准确度分析
图3的校验系统引入测量误差的环节有标准电磁式互感器、标准信号变换器和采集卡A/D转换, 引入的幅值误差分别记为σ1、σ2、σ3, 引入的相位误差分别记为φ1、φ2、φ3, 以下分别分析其误差。
采用0.02级标准电磁式互感器, 引入的幅值误差σ1和相位误差φ1符合0.02级准确度要求。
采用0.02级标准信号变换器, 引入的幅值误差σ2和相位误差φ2符合0.02级准确度要求。
本文校验系统使用PCI-4474采集卡, 具有24位量化位数、45 k Hz带宽和PCI通信总线, 满量程为20 V, 最大动态范围可达110 d B。A/D转换的最小分辨率为:
其中, Nc为A/D转换器位数;Umax为满量程输入电压。所以, 24位采集卡的最大量化误差为:
本文实现的校验系统设计为额定条件下, 采集卡输入电压为5 V。在校验S级电流互感器时, 在1%的额定电流测试点处, 由A/D量化引入的幅值误差为:
代入数值计算得到σ3约为±0.002 4%, 远小于±0.01%。
PCI-4474采集卡使用T-Clock同步技术, 使得各通道以等时间间隔同步采样, 同步时间误差小于10 ns, 引入的相位误差φ31在50 Hz条件下为:
TDC单元采用基于FPGA的计数器法实现时间差测量, 使用频率为50 MHz的计数脉冲, 时间测量准确度为±0.02μs, 在50 Hz条件下相位校正分辨率可达±0.02′。经校正之后由采集卡非同步采样引入的相位测量误差φ32在50 Hz条件下为:
由采集卡引入的相位测量误差在50Hz条件下为:
上述误差远小于0.01级互感器的角差限值。
标准通道的总体幅值测量误差为:
标准通道的总体相位测量误差为:
由误差分析可知, 标准通道的总体幅值误差和相位误差均小于0.05级准确度互感器的幅值和相位误差限值。
综上所述, 该校验系统在接收外同步信号时, 能克服由于采集卡从触发采样到开始采样存在延时而造成的相位测量不稳定误差。配合加二阶汉宁卷积窗校验算法, 该校验系统整体准确度可达0.05级, 能对0.2级及以下电子式互感器进行校验。
4 测试结果
为了验证本校验系统所采用方案的可行性和校验系统的准确性, 使用更高准确度等级的测量仪器对本校验系统进行了比对测试, 测试的原理图如图5所示。
测试实验在国家高电压计量站互感器校验实验室进行, 采用安捷伦8位半表测量的数据作为标准数据, 通过GPIB总线传输到计算机, 再转换为IEC61850-9-2帧格式发送到被测试的电子式互感器校验系统。电子式互感器校验系统的测量数据作为被校数据, 利用校验系统计算其和标准数据的幅值和相位, 比对得出角差和比差。以电流校验为例, 标准信号变换器的电流变换选择为5 A/4 V, 即额定电流Ir为5 A, 在1%Ir、5%Ir、20%Ir、100%Ir和120%Ir测试点处的10次测试数据的比差和角差平均值分别列于表1和表2。
由表1、表2可以看出, 在上述测试点处, 本校验系统均满足0.05级准确度要求, 且通过多次测试, 比差的单点波动不超过0.02%, 角差的单点波动不超过0.2′。由于电流互感器测试点比电压互感器测试点动态范围更大, 因此校验系统的测量准确度在校验电压互感器时也满足0.05级。
测试结果表明:本校验系统稳定性好, 能够接收外同步信号, 测量准确度可以达到0.05级。
5 结论
本文分析了基于采集卡的校验系统存在的2个固有缺陷, 指出这2个固有缺陷的根本原因是采集卡采样触发机制, 即触发采样到开始采样不严格同步, 并定量分析了这种触发机制对相位测量准确度的影响。据此, 提出了一种新的电子式互感器校验系统, 通过TDC单元测量采集卡从触发采样到开始采样的延时, 对测量的相位进行校正, 有效解决了上述问题。在校验算法上, 采用加二阶汉宁卷积窗算法, 抑制非整周期采样对测量精度的影响。