直接数字化（共8篇）
直接数字化 篇1
文中研究的是常规伪码、统一信道中频数字化直接序列扩频通信系统接收部分的实现方案。系统中数据通道使用的伪随机码是1 023位GOLD,命令信道使用的伪随机码是截断的m序列,其周期为256×1 023,伪码的速率为3.069 Mb/s,中频70 MHz,信号的调制方式为UQPSK。UQPSK信号的直接序列扩频接收机实现的2个难点是:实现扩频系统伪码与载波的快速同步;给出适合FPGA实现的有关算法,以确保必要的安全。文中所述系统载波与GOLD码的同步均采用了FFT辅助及技术。在GOLD码同步后,利用其与截断m序列的关系,引导截断m序列同步,从而实现系统的快速同步。
1 采样与量化
UQPSK调制信号的一般数学模型为:
undefined
式中CI(t)为1 023 GOLD码;CQ(t)是1 023×256的截断m序列,PT为信号总功率。直序列扩频系统的采样速率设定时,一般确保每chip有4～12采样点[1,2],且采样后信号的频谱不混淆。设系统信道带宽为10 MHz,RRC滤波器的滚降系数为0.4,系统可传符号速率最大值为3.57 Mb/s,设计取伪码速率为3.069 Mb/s。为此,取采样频率30.69 MHz,每chip有10个样点。
2 载波与伪码的同步
载波与伪码捕获与同步是扩频通信系统正常工作的关键。捕获策略有:
(1) 载波、伪码相位串行搜索策略,捕获时间相比之下最长;
(2) 载波串行、伪码相位并行策略与载波并行、伪码相位串行策略。
(3) 载波并行、伪码行为并行策略,电路最复杂。
20世纪90年代,出现了一种频域的伪码与载波的FFT捕获算法。用于载波同步时,FFT估计频差的位置,以补偿数字下变频NCO,使其进入AFC频率牵引范围。用于码捕获是利用其快速运算能力,迅速完成DFT循环卷积运算,进而作出检测判断。
2.1 FFT载波同步方法
基于FFT载波捕获方法有Kay单线性相位平均算法与Rife双线性幅度算法[3,4,5,6]以及综合算法。同时文献[3]提出修正Rife算法。Rife的修正算法与Kay算法均具有是以面积换取性能的,作为FPGA实现时,具有一定的复杂性。文中所述系统的实现方案采用了FFT初步估计与数字CPAFC环路[6,7]与数字COSTAS环路相结合的方式,如图1所示。通过FFT估计载波的位置,修正本地NCO,使收发信号的频差落在CPAFC的快捕获带内,再经CPAFC的牵引下,再次进入COTAS环路的快捕带内,进而完成对载波的同步。采用文中的设计方案可以降低FFT单元实现的复杂性能,同时又可以改善系统的跟踪精度。
图1中,I,Q两路信号相乘,有:
undefined
成立,x(n)是接收信号与本地载波频率差的2倍,基于FFT的载波捕获所测得的频率是2倍的频差。取I-D抽取率为P,N点FFT的频率分辨率为undefined,频率精度为undefined,有效带宽为undefined。于是,取N=256,当fd′=±500 kHz时,频率精度可达1 kHz,此时FFT的频率分辨率为2.4 kHz。载波同步后,图1中B点输出为采样后的扩频基带信号。
2.2 伪码同步方法
扩频测距系统伪码的同步方法[8,9,10]如图2所示。在每chip确保具有一个样点的条件下,利用相关卷积运算,做接收信号中GOLD码与本地GOLD码的相关运算。相关值均为小时,本地伪码DCO输出高频,使得本地GOLD码的相位快速变化,反之输出低频。同时启动伪码±0.5 chip的DLL跟踪环路,实现GOLD码的跟踪,实现二者速率、相位同步。当GOLD码同步后,检测一基准相位,并对系统中截断m序列发生器进行置入特征相位,同时启动对该GOLD码的特征相位进行有限计数。在计数到时,再次对截断m序列发生器进行置位控制,从而保持系统中两个不同伪码同速率、倍周期的关系,实现1 023 GOLD码引导18阶截断m序列的同步[4]。
设发射伪码计PN(t),则经过空间传播接收应为其移位函数PN(t-τ),设本地伪码为PN(t′),不考虑信号的强度与噪声,则通过伪码FFT捕获单元运算结果应是RPN[(t-τ)-t′]。根据伪码自相关函数的特点,只有在(t-τ)=t′时,有最大值出现。对于长度为N,chip宽度为Tc的伪码进行FFT伪码捕获时,首先需要计算部分相关器的长度P与FFT的尺寸L。设信号中多普勒最大频移为fdmax=500 kHz,根据系统伪码速率最小值为10 kHz估算,有:
undefined
P越大,相同的多普勒频移条件下,会获得更好的捕获性能:检测概率提高、捕获时间缩短。但是P过大,需要部分相关器的数量与FFT的尺寸也同时增加,使得系统电路复杂。FFT的长度与部分相关器个数的关系是:
undefined
且为2的整数幂。文中系统GOLD码长度为1 023,每chip采样10个点,为了与载波捕获单元共有前端抽取器(载波捕获抽取率为5),部分匹配滤波器长度为2,即每chip一次累积,于是需要FFT长度为1 024。
3 系统实现技术
3.1 I-D滤波器的选取[2]
数字抽取滤波器作用有两点:一是取接收信号与本地NCO相乘后的低频分量,二是将采样后的高速率信号降速,使其满足后续电路处理的需要。设中频信道的3 dB带宽为B,信道符号持续时间为T,则有BT>2.4时,积分-清洗滤波器(I-D累加器)占用较好的优势。本文所述系统采用典型值时,计算出BT=3.25>2.4,所以在载波与伪码的捕获与同步系统前使用积分-清洗滤波器(I-D累加器)作为检测器是占优的,它也适于FPGA实现。
3.2 其他滤波器的设计[2,7]
CIC滤波器的设计:CIC滤波器实际应用中,最有用的一个参数是带宽比例因子b,定义为:
undefined
应尽可能地保证带宽比例因子取较小的值,否则会引起高频失真。因此常用作抽取系统的第一级。多级CIC滤波器级联后,造成频带内较大幅度衰减,因此,其后应级联差值二阶多项式(ISOP)滤波器对CIC滤波器带内进行补偿,其一般式为:
undefined
其中c可通过仿真获取,抽取率为5时,对5级CIC滤波器进行补偿时,需c=0.45。系统中的HBF采用Lagrange差值方法设计。FIR滤波器应采用转置折叠式FIR数字滤波器结构。
滤波器内部字长选择[7]:要确保滤波器数据运算过程中不产生溢出错误,必须设计必要的数据保护位。L阶滤波器,如果输入数据是有符号数据,应在运算结果字长的基础上再增加log2L-1 b保护位;如果输入数据是无符号数据,则额外增加log2L b保护位。同时,还需额外增加系统动态范围保护位,其大小可由滤波器的响应f(n)确定,具体估计按下式进行:
undefined
滤波器系数要规格化[7]:规格化后的每个滤波器系数尽可能使用“2的幂”表示,并结合简化加法器图(Reduced Adder Graph,RAG)算法,使多重系数重复使用,以简化乘法器模块设计,之后再乘以增益因子。
系统中的NCO实现采用10级流水线实现,内部字长为8 b(因为ADC量化字长选8 b),增加两级45°旋转,使得CORDIC算法可以覆盖到-180°～+180°,具体可参阅相关文献。
4 结 语
文中所述中频数字化直接序列扩频接收机的实现采用FPGA实现,其中FFT单元采用的是基4流水线结构。该系统实现的优点是采用了非相干载波同步技术,载波与伪码的捕获是同步进行的,因此系统正常工作要求频带占用是独享的。由于载波同步采用了FFT辅助捕获技术,载波的跟踪采用了数字CPAFC环路牵引,数字COSTAS环路精确跟踪技术,改善了FFT的栅栏效应,提高了跟踪的精度,对接收信号的载波快变也具有一定的适应性。
摘要：给出了统一信道直接序列扩频通信系统的中频数字化接收机的实现方案。采用该方案所实现的直接序列扩频通信系统的载波与伪随机码的捕获分别采用了FFT辅助捕获技术,载波的跟踪采用了数字CPAFC环路牵引,数字COST-AS环路精确跟踪技术,伪码跟踪采用的是数字DLL环路实现。系统中I通道采用可编程GOLD扩频,Q通道采用截断m序列直扩,并置截断m序列与GOLD码具有相同速率、倍周期的关系,以简化系统伪码的同步电路设计。最后,讨论了该系统应用于扩频测距时,测量数据的“置中值”处理方法。
关键词：直接序列扩频,FFT,CPAFC环路,COSTAS环路,DLL
参考文献
[1]王世练,张尔扬.直扩数字接收机中AD量化比特数的确定[J].通信学报,2004,25(8):124-128.
[2]张欣.扩频通信数字基带信号处理算法及其VLSI实现[M].北京:科学出版社,2004.
[3]王旭东,刘渝,邓振淼.基于修正Rife算法的正弦波频率估计及FPGA实现[J].系统工程与电子技术,2008,30(4):621-624.
[4]张健,杨士中,唐朝伟.短码引导实现长码同步的快速捕获方法[J].无线电工程,1997,27(6):8-11.
[5]刘渝.快速高精度正弦波频率估计综合算法[J].电子学报,1999,27(6):126-128.
[6]齐国清,贾欣乐.基于DFT的正弦波频率和初相位的高精度估计方法[J].电子学报,2001,29(9):1 164-1 167.
[7]曹鹏.大动态宽带数字中频接收机的优化设计[J].北京理工大学学报,2004,24(4):353-356.
[8]仇梦跃.伪码测距中跟踪环的设计与实现[J].装备指挥技术学院学报,2006,17(4):83-86.
[9]宫二玲.直接序列扩频码元同步的快速捕获及跟踪[J].国防科技大学学报,2003,25(5):76-97.
[10]Kang S,Lee Y H.Rapid Acquisition of PN Signals for DS/SS Systems Using a Phase Estimator[J].IEEE Journal onSelected Areas in Communications,2001,19(6):1 128-1 137.
[11]周三文,黄龙,卢满宏.FFT在高动态扩频信号捕获中的应用[J].飞行器测控学报,2005,24(2):61-64.
[12]Uwe Meyer Basese.数字信号处理的FPGA实现(2)[M].刘凌,译.北京:清华大学出版社,2006.
直接数字化 篇2
编辑Word文档时，我们会通过在“字号”框中选择所需的字号来设置文本的字号大小，其实，除了直接选择默认字号之外，我们还可以直接在“字号”框中输入所需要的数字以满足一些特殊需要。方法如下。
在文档中选择了文本后，单击“开始”选项卡“字体”组的“字号”框，并在其中输入14.5，然后按下回车键，即可将所选文字设置为14.5磅大小的字，
虽然Word“字号”框只列出了八号至初号、5磅至72磅的字号，实际上它支持的字号磅值在1-1638之间。所以，当你需要更大的字号时，可以直接在“字号”框中输入所需要磅值的字号比如88，最后按下回车键即可。
直接数字化 篇3
1 资料与方法
1.1 一般资料
回顾性分析我院于2012 年1 月~2014 年12 月对86 例患者进行胸部X线射片, 并且进行图像处理, 其中男49 例, 女37 例, 年龄21~68 岁, 比较对患者进行DR摄像处理后图像质量。
1.2 图像处理方法
1.2.1 图像校正
DR图像具有动态校正及静态误差校正两种类型。 (1) 动态误差校正:在采集校准参考图的同时, 为有效降低或提出随机噪音的影响, 多数情况将采用多幅图互相叠加后出现的取平均值算法, 因为所有射线条件下获得的图像均包含暗场图像所代表的偏差误差成分, 因而任意两幅图进行相加减后, 就是其对应的射线剂量差值于各像元的实际响应; (2) 静态误差校正:静态误差时一种由X线光场剂量及分布无关的误差, 该种误差中的瑕疵像元噪声由于部分点将伴随入射X线的变化而较为特殊, 对其的校正多采用领域选择性平均法, 于传感器阵列的边缘, 各像元包含8 个临近像元, 拍摄过程中人体部位处于平板中部。
1.2.2 图像拼接
(1) 图像配准:DR系统摄录的图像经几何变化从而投影至另一幅图中为图像配准。图像配准包含有以下方法:a基于区域图像配准该配准方法在进行配准运算时采集的是直接图像素值, 计算过程相对较为简单, 方便实现, 但计算量较为庞大, 且对图像噪音的适应能力不强;b基于不同区域的图像配准该配准通过利用傅里叶变化实现将图像由时域转变为频域, 图像配准采用傅里叶谱;c给予特点的图像配准该配准方法可更好的消除图像畸变及噪声所产生的不利影响。 (2) 图像融合:是一种为有效消除两幅图像在融合过程中所产生的亮度差值的有效方法, 通过将已经配准好的图像合并一幅图, 从而促使两幅图原有的中谍区域亮度逐渐向各自内部变化。融合的方法主要包含:a直接平均法对配准后的两幅图中的重叠区所对应的像素点灰度值进行直接叠加后计算平均, 其相当对于一幅图像进行了一次有效的低通波过滤;b中值滤波法对于配准后的图像中带有互相重叠的地方进行中值滤波, 可在相应的条件下克服由于直接平均法所引发的图像细节不清晰的现象, 但对于拼接后的图像仍旧有明显的拼接缝隙可能;c加权平均法于每幅图像中, 像素在距离图像中心较近的地方将获得较高的权值, 然而距离较远的权值较低, 经该方法可促使图像内容实现平滑过渡, 清除由于拼接过程中的痕迹;d加权中值滤波法该方法对重叠区域进行加权, 后对中值实施滤波处理, 进而有效消除拼接痕迹, 但亦可一定程度上引发图像处理不清晰。
1.2.3 图像前景处理
图像经由二值化处理后, 仍旧需要进一步确定X线照射的视野, 即图像的曝光区域, 通常情况下该区域为规则的矩形区域, 因而我们多采取逐行扫描方法进一步寻找矩形的四条边, 由于矩形的中心始终为平板探测器的中心区域, 因而矩形区域是上下、左右所构成的区域, 仅需要寻找矩形区域的上行、下行、左列及右列的位置即可。
1.2.4 图像增强
钝化蒙片法可对图像进行高通滤波以提升原图像中高频分量的比重, 进而更好地增强图像的边缘及细节, 传统的钝化蒙片法首先对图像进行低通滤波获取一幅模糊的图像, 后经该图像减去模糊图像。但该方法具有两个缺陷: (1) 对噪声非常敏感, 当图像存在一定噪声时, 获得的增强图像可出现比较明显的不期望性扭曲; (2) 该图像有较大的对比度获取更大的增强作用, 但对于原本的对比度具有较弱的增强作用, 可能引发图像整体增强后出现过多的伪影。该项技术利用一种图像增强后获得图像增强叠加显示图像, 给予一定的叠加图像的乘积因子, 获得图像的整体性效果, 为更好的获得细节增强图像, 选择一种经由原图像中采样后进行高通滤波, 采用差值的方式将处理后的图像转变为原有的图像尺寸。
2 结果
86 例患者的DR图像采集均十分顺利, 图像质量评定一级72 例, 二级14 例, 未出现三级图像, 完全符合临床诊断需求。
3 小结
DR系统成像无中间能量转换过程, 经X射线抵达接收装置后将直接转换为数字信号供计算机采集, 因而极大地减少了由于中间环节所带来的不利影响, 提升了X线的转换效率, 同时DR系统更高的分辨率、更快的成像速度、更低的X线辐射剂量、优异的图像质量及强大的后处理功能充分体现了DR的优势[3]。临床影像医师应认真掌握图像校正、图像拼接、图像前景处理及图像增强技巧, 更好地提升X线质量, 服务于临床诊断及随访。
参考文献
[1]王晓华, 刘东声, 宣晓, 等.数字化胸片处理参数对接尘者数字化X线胸片图像的影响[J].中华劳动卫生职业病杂志, 2013, 31 (5) :351-355.
[2]林创鲁, 程韬波, 周松斌, 等.数字化X线医学图像增强处理器研究[J].现代制造工程, 2011, (4) :84-87.
直接数字化 篇4
关键词：数字频率合成技术,设计,DDS
0 引言
近年来, 数字集成电路得到了很快的发展, 一种新的频率合成技术在此基础上诞生了。目前, 直接数字式频率合成 (DDS) 技术更是得到了大家的普遍关注。相位累加器、波形存储器、数模转换器是该技术的组成部分, 它的正弦波产生是通过数控振荡器 (NCO) 来实现的, 并且所产生的正弦波的频率 (相位) 都是可调的[5]。
1 直接数字频率合成技术的基本原理
DDS中通过一个周期TC, 相位累加器 (PD) 存储N比特的频率相位值, PC累加一次是由频率控制字K (Frequency Control Words) 来控制的, 这也意味着PD中存储了一个信号波形的相位值。K通过与2N取模即相除运算, 存储的离散二进制代码数字形式的相位值, 通过正弦函数表ROM电路转化为了相应的离散二进制代码数字量化幅度值, 再经过数模转换器把数字量化的幅度值转变为一个呈现阶梯式的模拟信号。要得到一个平滑的模拟正弦信号输出, 最后通过低通滤波器平滑作用完成整个信号波形, 这就是DDS频率合成的基本原理。由原理分析可以看出, 当PD计数大于2N时, 累加器自动溢出最高位, 保留后面的N比特数字, 存入累加器中, 即相当于做模余运算, 每2N/K个时钟周期相位累加器就溢出一次[6]。直接数字频率合成的输出频率fo是由K和fc所确定的, 其关系式如下:
当K—I时, 输出频率为最小频率输出, 则DDS的最小频率分辨率可达:
此时, DDS相当于一个小的数字分频器。当N非常大时, 即相当于累加器长度也是非常大, 这样就能够得到所要频率分辨率。由于计算所得出的K值不一定为整数, 因此存在一定的误差, 这些都属于正常范围内的。
因为正弦查询表 (ROM) 模块的容量受到限制, PD是将转化为二进制数的高位来当做寻址地址, 并把这个寻址地址送入ROM中来得到波形幅度值。通过DDS中系统时钟对正弦信号进行采样, 把这些采样点储存到ROM中, 通过改变查询表来达到各种不同的波形输出效果。
2 DDS的基本结构
DDS的核心部分包括PD、ROM、数模转换器 (DAC) 和低通滤波器 (LEE) 这4部分。下面分别对它们进行简单介绍。
2.1 相位累加器 (PD)
PD主要包括频率字寄存器和相位寄存器, 是直接数字频率合成的组成部分。PD主要作用是实现相位的累加, 得到一个数, 并把这个数存储起来。
假定PD的值为∑n, 经过一个周期之后, 所存储的结果设为∑n+1, 两者之间的关系如下:
由式 (3) 可看出, ∑n是公差为K的等差数列, 得出以下结论:
其∑0为PD的最初值。
PD主要是有N比特加法器和N比特寄存器构成, 所谓的寄存器一般是由N个D触发器所组成的。
2.2 正弦查询表 (ROM)
ROM中所保存的数据是通过相位变换, 变换成相对应的二进制数值, 从而得到正弦幅值, 由此可知, ROM所实现的功能是在某个周期内, PD通过相位变换的二进制数值通过对其高m位进行寻址, 输出的结果是在这个周期内通过相位变换得到的二进制正弦幅值序列。ROM的存储量可用表达式2m·Mbit来表示, 其中m为PD的输出位数, M为正弦查询表的输出位数。假设m=12, M=8, 通过式2m·M计算可以得出ROM的存储量为32768bit。
如果需要在DDS芯片中集成大的正弦查询表存储量, m和M值变大可以使用容量压缩, 通过这种方法可以使DDS的杂散性有所提高, 但会使成本提高, 功耗增大和可靠性下降。
2.3 数模转换器 (DAC)
DAC的作用通过转换将二进制数字信号转换成模拟信号。由于在数模转换器中所输出的信号并非连续的信号, 是以绝对分辨率为最小单位, 因此数模转换器所输出的是阶梯模拟信号。
2.4 低通滤波器 (LPF)
低通率波器的作用是将数模转换器所产生的阶梯模拟信号转化为平滑的模拟信号。
3 DDS的工作特点
通过对DDS的工作原理以及基本结构介绍, 总结出DDS具有以下几个特点。
3.1 频率分辨率高
假设K=1, 并且fc为一特定值时, 直接数字频率合成的分辨率, 主要由PD中的N决定, 当N非常大时, 可以得出很高的频率分辨精度, 这些都属于理论上得出来的。输出频点多, 可达2N个频点, 相比较而言, 传统的频率合成方法是很难达到这么高的频率分辨精度。
3.2 频率变化速度快
根据DDS的原理, 可以了解到DDS不需要通过相位反馈来实现频率合成, 所以频率的建立以及切换相对来说很快, 切换速度可以用μs来表示, 在DDS中各个部分是相对独立的。在直接数字频率合成技术中, 合成的频率所需要的时间是由几个因素来决定的。如DDS中需要数控振荡器, 组成数控振荡器的一些工艺结构会影响频率合成时间;DAC变换过程中上升沿、下降沿以及信号处理过程中的时延会给DDS频率合成时间带来影响, 数字信号处理过程中的时延与时钟周期是息息相关的。
3.3 能实现各种数字调制
因为DDS中需要的信号频率、相位、幅度都是由数字信号部分所控制, 如调频部分可以由K控制, 如果在进行CHIRP调制时, 只用在K前再加一个累加器即可;调相时在PC输出端直接加上调制信号;调幅时直接在ROM表输出端对幅度进行控制, 因此可以通过预置内部PC的初始值来精确控制输出信号。同时, DDS还可以实现PSK (phase shift keying) 、FSK (Frequency-shift keying) 等高精度的数字调制和正交调制。
3.4 集成度高
直接频率合成中低通滤波器属于模拟信号部分, 其余部分都是属于数字信号部分, 从而使系统具有集成度高、功耗低、体积小、重量轻等特点。
3.5 其他工作特点
1) 可以产生任意波形。
2) 输出相位噪声低, 对参考频率源的相位噪声有改善作用。
3) 频率切换时相位连续。
4) 可以输出宽带正交信号。
4 结语
直接数字频率合成技术是利用相位累加器存储信号的相位信息, 其信息的存储要通过频率控制字K来控制相位的累加情况, 通过正弦查询表把相位信息转化为离散的数字量幅度信息, 经过数模转换器把离散的数字量信息变换成模拟正弦量, 最后低通滤波后输出所需的频率。采用DDS频率合成技术其优点是能得到高精度的频率和相位分辨率, 能获得快速频率转换时间和低相位噪声的频率信号, 这种技术均具有结构非常简单并且集成度很高的特点
参考文献
[1]孙文波, 薛明华, 刘林.一种基于DDS的快速跳频信号源系统设计[J].电子测量技术, 2007, 30 (9) :137-140.
[2]赵伟, 黄秀节, 雷国伟.基于DDS技术的随机频率信号发生器[J].电子测量技术, 2010, (1) :22-28.
[3]曹群, 颜德田.基于DDS的中功率低频信号源的设计[J].电子测量技术, 2005, (8) :35-38.
直接数字化 篇5
1 方法
使用飞利浦DR (低剂量数字X线系统) , 投照参数设为全自动跟踪条件。收集2006年3月—2013年2月在我院就诊的0岁~7岁的婴幼儿X线胸片, 随机抽取其中100例进行分析。
2 结果
在随机抽取的100例婴幼儿X线胸片中, 其中优秀图像78例, 占78%, 见图1。有一定的图像质量问题, 但基本能满足临床诊断的为22例, 占22%, 存在的问题有以下几点:肩胛骨影重叠在肺野内为5例, 见图2;两侧肺底横膈影位于8, 9后肋之上为10例, 见图3;因呼吸移动为7例, 见图4。
3 讨论
在婴幼儿X线检查中X线胸片摄影所占比例较大。婴幼儿在各个时期具有不同的特点, 婴幼儿胸部生理解剖特点[2]:婴幼儿时期的胸壁脂肪多, 横膈肌力低下, 纵隔形态不够固定, 胸腺发达, 肺脏娇嫩, 含气量较少, 血流量比较充足, 肺纹理细小。并且婴幼儿时期精神和神经活动极不稳定, 哭闹、不能很好地与医务人员配合, 增加了在摄影中意外移动的机会, 而婴幼儿胸部各组织结构精微, 任何轻微的移动都可以严重影响到摄片的质量和诊断效果[3]。
从理论上来讲, 胸部摄片应以立位和后前位为好, 但婴幼儿难以合作, 所以婴幼儿胸片多采用前后位。摆位时需要特别注意婴幼儿的冠状面应该与探测器平行, 如倾斜则影响诊断或易误诊[4]。在随机抽取的100例婴幼儿X线胸片中, 大多数图像均可满足临床的诊断。我们分析显示欠佳的图像时, 发现出现最多的问题是两侧肺底横膈影位于8, 9后肋之上 (10例, 占10%) ;呼吸移动有7例, 占7%;肩胛骨重叠在肺野内有5例, 占5%。由此可以看出, 两肺底影像显示欠佳是引起摄片质量不佳的主要原因, 由于这个时期的婴幼儿呼吸频率比较快, 在吸气相时膈肌下降幅度较小, 使横膈经常位于第8, 9后肋之上;加上婴幼儿容易哭闹不能安静, 很容易产生移动伪影, 造成两下肺显示欠佳, 图像模糊。因此摄一张高质量的婴幼儿胸片也并非是一件简单的事, 在摄影技术上亦存在一定的难度, 所以必须在全自动跟踪的条件下掌握好曝光时机。
综上所述, 在婴幼儿时期的X线胸片摄影时, 要依据“X线摄影标准与质量控制”的指标[1], 要求技师充分握好曝光时机, 尽量避免产生移动伪影, 保证在哭闹间隙能摄到最佳的婴幼儿X线胸片[5]。由于本组病例均选择全自动跟踪扫描方式的X线摄影系统, 这就要求技师摄影时能熟练掌握好曝光时机, 以保证婴幼儿胸片的摄影质量, 为临床诊断提供较高质量的婴幼儿X线胸片。
参考文献
[1]赵汉英.医学影像检查技术[M].北京:高等教育出版社, 2005:96-103.
[2]李利国, 高菲, 范伟英.探讨小儿X线胸片摄影技术与质量控制[J].海南医学, 2008, 6 (19) :16-17.
[3]李大鹏.DR胸部摄影的应用分析[J].实用医技杂志, 2008, 16 (22) :2898-2899.
[4]余静华, 戴世明, 陈金华, 等.新生儿肺透明膜病60例床旁X线胸片分析[J].重庆医学, 2010, 39 (1) :48-49.
直接数字化 篇6
随着电子技术的发展, 微处理器时代的到来, 数字处理技术逐步替代了模拟信号处理技术, 加快了数字信号处理技术的发展。信号发生器是测试计量、仪器仪表系统中不可或缺的测试设备, 信号处理技术的快速发展和计算机技术的不断进步, 使得信号发生器的性能指标不断提高, 功能也不断丰富, 信号源在工业生产、科研实验中获得了越来越多的应用范围, 如在电子系统、电路仿真、型号试验等一系列系统中都要用到信号发生器。信号发生器在工业现场通过模拟传感器信号调试设备, 例如模拟氧传感器、压力传感器等直流信号。
目前, 信号源主要由频率合成、信号调理、调制三大部分构成, 频率合成部分主要产生所需要的频率和波形信号;信号调理部分实现信号的幅度参数调节;调制部分负责将低频调制信号调制到射频载波的某一参数上。信号源从频率合成原理上基本分为三类:一是直接模拟合成技术;二是间接合成技术;三是直接数字合成技术。直接模拟合成技术理论相对成熟, 其频率的切换主要受限于选频电路电子开关滤波器的响应速度, 跳频速度比较快, 这类频率合成器模拟电路比较多、相对复杂。间接合成技术则是采用锁相环 (PLL) 技术, 其硬件电路的组成相对直接模拟合成方式要简单, 原理也比较复杂, 由于锁相环本身的特性, 其频率切换时间比直接数字合成慢许多。直接数字合成技术简称DDS (Direct Digital Synthesizer) 技术是一种相对较新的频率合成技术, 直接改变频率控制字就可以实现频率的切换, DDS的频率变化是瞬时的目前可以达到纳秒。本文研制的基于FPGA技术的DDS信号源就是采用的直接数字合成技术。
1直接数字合成技术的原理
直接数字频率合成技术简称DDS (Direct Digital Synthesizer) 技术是从相位概念出发的直接合成所需要波形的一种新的频率合成技术。DDS是利用信号相位与幅度的关系, 对需要合成的信号波形进行相位分割, 对分割后的相位值赋予相应的地址, 然后按时钟频率以一定的步长抽取这些地址, 这样按照一定的步长抽取地址 (相位累加器值) 的同时, 输出相应的幅度样值, 这些幅度样值的包络反映了需要合成信号的波形。一个直接数字频率合成器由相位累加器、加法器、波形存储器、D/A转换器和低通滤波器构成。其中DDS的原理框图如图1所示。
DDS技术是数字控制的从一个标准参考频率源生成多种频率技术, 把一系列数字化形成的信号通过D/A转换成模拟信号的合成技术。例如正弦波的生成是通过高速存储器查找表, 利用高速D/A转换器产生已经用数字形式存入的正弦波。图1中的频率控制字和相位控制字分别控制DDS输出正余弦的频率和相位。DDS系统的核心是相位累加器, 它由一个累加器和1个N位的相位寄存器组成。每来一个时钟脉冲, 相位寄存器以步长M增加。相位寄存器的输出与相位控制字相加, 其结果作为正弦的查找表的地址, 正弦查找表由ROM构成, 内部存有完整的周期正弦波数字信息, 每个查找表的地址对应的正弦波0-2π范围内的一个相位点。查找表把输入的地址信息映射成正弦的数字幅度信号, 同时输出给模数转换器D/A, 模数转换器D/A输出的模拟信号经过低通滤波器, 可以得到一个频谱纯净的正弦波。
对这个频谱纯净的正弦信号可以用如下公式来描述:
其相位为:
显然, 该正弦信号相位和幅值均为连续, 为了便于采用数字技术, 应对连续的正弦信号进行离散化处理, 即把相位和幅值均转换为数字量。
用频率为fclk的基准时钟对正弦信号进行抽样, 这样, 在一个基准时钟周期Tclk内, 相位的变化量为:
由式 (3) 得到的为模拟量, 为了把转换为数字量, 将2π切割成2N等份作为最小量化单位, 从而得到数字量M为:
将式 (3) 代入式 (4) 得:
经变化后得:
目前, DDS技术具有超宽的相对宽带, 超高的切换速率, 超细的分辨率以及相位的连续性, 可编程、全数字化以及可方便实现各种调制等优越性能, 产生的波形信号准确、精度可靠、抗干扰性强。但存在误差大的缺点, 限于数字电路的工作速度, DDS的频率上限目前还只能达到数百兆。
2总体方案的选择
DDS信号发生器的设计方案有很多, 可以采用单片专用集成电路芯片解决, 也可以采用高速的微处理芯片来设计, 还可以采用FPGA芯片来设计, 基本的设计方案简介如下。
2.1 采用高性能的DDS集成电路方案
随着微电子技术的飞速发展, 目前高超性能优良的DDS产品不断推出, 美国AD公司也相继推出了他们的DDS系列:AD9850、AD9851、可以实现线性调频的AD9852、两路正交输出的AD9854以及以DDS为核心的QPSK调制器AD9853、数字上变频器AD9856和AD9857。AD公司的DDS系列产品已具有较高的性价比, 目前取得了极为广泛的应用。采用专用的DDS芯片AD9850来设计电路, 其典型电路如图2所示。
优点:开发周期短, 实现系统简单 (最小系统+DDS芯片) , 系统后加模拟调理电路。
缺点:国外厂商的芯片的输出指标尽管很高, 如有AD9852、AD9854, 而且实现起来比较简单, 只需送人按其指定的公式算出频率控制字即可输出波形, 但存在着功能单一的缺点。
2.2 采用FPGA芯片的DDS方案
DDS技术的实现依赖于高速、高性能的数字器件。而FPGA芯片就具有速度高、规模大、可编程以及有强大EDA软件支持等特性, 十分适合实现DDS技术。Altera公司的现场可编程逻辑阵列具有高性能、高集成度和高性价比的优点, 此外它还提供了功能全面的开发工具和丰富的IP核、宏功能库等, 因此Altera公司的产品在实现DDS技术方面获得了广泛的应用。通过FPGA技术则可以根据需要灵活地实现各种比较复杂的调频、调相和调幅功能, 具有良好的实用性。针对生成波形信号质量而言, 专用的DDS芯片采用特定的集成工艺, 内部数字信号抖动很小, 可以输出高质量的模拟信号, 但控制功能单一固定;而FPGA也能输出较高质量的信号, 而且输出信号灵活, 虽然达不到专用DDS芯片的水平, 但信号精度误差在允许范围之内。
基于DDS技术原理选用的可编程逻辑器件、D/A转换模块、外部存储模块, 通过数学函数式来生成波形信号, 电路总体结构框图如图3所示。
优点:
(1) R A M查询表法结构比较简单, 只需要在RAM中存放不同相位对应的幅度序列, 然后根据相位累加器的输出对其寻址, 经过D/A数模转换器和低通滤波器输出。
(2) 硬件实现比较容易, 可以实现任意波形的输出。
在基于DDS原理的基础上, 利用可编程逻辑芯片设计的DDS硬件电路, 同样可以达到专用的DDS芯片所产生的波形性能。因此本系统采用的方案技术是基于FPGA技术的DDS设计方案。
3硬件电路的设计
本文提出的信号源将采用方案二实现, 原理将通过直接数字合成的方式, 逐点读出波形存储器中的波形数据, 通过D/A转换器和低通滤波器后输出所需的波形, 通过改变参考时钟的频率和计数步长就可以实现频率的改变, 本系统的硬件结构框图如图3所示。
本文提出的基于FPG A技术的D D S信号源的技术方案, 由于可编程逻辑器件以其速度高、规模大、可编程及有强大的EDA软件支持特性, 十分适合实现DDS技术, 所以本系统采用Altera公司的Cyclone IV型EP4CE6F17C8作为波形生成的核心部件, 具体芯片功能的特点如下。
(1) 低功耗、高性能, 控制逻辑单元6272个, 片内电压支持3.3V, 2.5V, 内核电压1.2V。
(2) 支持多种下载方式, 支持AS、AP、PS、FPP、JTAG。
(3) FPGA是ASIC电路中设计周期最短、开发费用最低、风险最小的器件之一。
(4) FPGA采用高速CMOS工艺, 功耗低, 可以与CMOS、TTL电平兼容。
3.1 电源电路的设计
本系统采用的FPGA为Altera公司的Cyclone IV型EP4CE6F17C8, 该芯片的片内电压支持3.3V, 2.5V, 1.2V, 因此根据设计需要, 使用线性稳压器件AMS1117系列分别产生相应的电源电压, 供给本开发系统, 该线性稳压芯片使用简单, 纹波电压小, 对系统的干扰也小, 电源电路如图4所示。
3.2 FPGA配置电路的设计
该款FPGA芯片支持5种下载方式, 在本系统中采用JTAG下载方式, 图5中的n CONFIG、n STATUS和CONF_DONE则需要拉高, MSEL引脚不能悬空。其配置电路如图5所示。
3.3 波形生成电路的设计
波形生成电路是信号源的核心, 也是DDS技术的集中体现。这部分电路主要通过EDA软件Quartus-II12.0对FPGA编程实现。通过对FPGA内部各种逻辑电路的设计实现输出多种波形、波形个数的控制、输出信号的门控等功能, 具体模块框图如图6所示。
送数及保持模块负责接受来自CPU内核的相位步进增量, 并按一定的时序保持或传送给相位累加器, 相位累加器按时钟频率累加送来的相位步进量。由于要求每个周期采样点数不小于50个且信号频率达到1MHz, 所以相位累加器的时钟频率需达到50MHz以上, 时钟信号由锁相环通过倍频分频后提供。相位累加器的输出信号送到各波形生成电路, 通过线路选择模块可选择其中一种波形输出送给后级选择电路, 再通过线路选择模块选择普通模式、门控模式、计数模式其中的一种模式, 最后波形信号由输出级输出。
3.3.1频率控制字电路
由于相位累加器需要输入36位二进制数, 因此需要通过时序来控制扩展电路的位数。
如图7所示, 4个8位D触发器和1个4位D触发器D0~D4, D0~D4的输出端按顺序接到36位的D触发器D5上, 用写信号WR和译码器输出信号Y作为D触发器的时序信号, 当W R和译码器信号Y的一路同时为低电平时, 即D触发器时钟的上升沿到达时, P0口的数据就通过选通D触发器送出。按照这样, 将4组8位二进制数和1组4位二进制数依次送到触发器D0~D4, 当WR和译码器信号Y5同时有效时将36位数据同时送入触发器D5。
相位累加器是整个DDS系统的核心, 它设计的好坏直接影响着整个系统的功能和性能。电路如图8所示。从工作情况看, 它实际上是一个带反馈的36位加法器, 输出数据反馈到加法器的一个输入端DATAa, 在时钟的作用下与输入到另一个输入端DATAb的频率控制字K相加, 结果由输出端输出。输出结果一方面又反馈到输入端, 另一方面将为后续电路提供输入信号。DCLK为DDS系统时钟输入端, 它是由锁相环倍频分频输出提供的, OUTPUT为相位累加器的输出端, 输出值用U[35..0]表示。
3.4 模数转换电路的设计
在波形数据产生以后, 产生的数据通过D/A转换器, 将数字信号变为模拟信号, 本系统选用的数模转换器是AD公司的AD9762。AD9762是一种低功耗、12位、125Msps的高速、并行输出的模数转换器, 其相对精度为±2LSB, AD9762可采用2.7V~5.5V电源工作。由于差分信号具有抑制共模增益的作用, 信号特性更好, 所以设计采用AD8056AR运算放大器实现了差分信号转单端的电压信号。具体电路如图9所示。
4系统的软件设计
本系统初始化包括FPGA内核初始化、波形信号初始化, 如正弦波, 频率为1KHz初始值设定。系统初始化完成后通过软件对从芯片中读出的数据进行校准, 校准完成后进入键盘扫描。当检测到有按键按下时, 系统进入相应的子程序, 其主程序流程图如图10所示。
5实验结论
本系统研制的函数信号发生器可以实现双路同步数据输出, 一路TTL电平输出, 一路标准波形输出, 包括正弦波、方波、锯齿波、直流电压信号。其中正弦波最大带宽10MHz, 其它波形最大带宽100KHz, 峰-峰值1 0.4 V。本系统经计量所检定机构检测, 检定结果如下。
1.输出频率准确度, 如表1所示。
2.最大开路输出幅度 (≥10Vpp) :10.4V (峰峰值) 。
3.输出最大频响, 如表2所示。
4.正弦波失真度, 如表3所示。
5.L电平输出正常。
6.上升时间/上冲 (<100ns/2%) :64ns/0%。
其中测试的波形信号符合标准, 波形信号分别如图11正弦波、图12方波、图13锯齿波、图14直流电压所示。基于FPGA技术的DDS信号源, 通过了检定机构验证, 保证波形符合标准的基础上大胆采用一些新的设计思想, 既缩短了开发周期, 减小了电路板空间, 又节省了成本。本文研制的这款信号源将为电路设计人员调试设备、测试电路带来极大的便利。
摘要：本文利用直接数字合成技术通过一款FPGA可编程逻辑芯片实现函数信号发生器的研制, 该信号发生器是以Altera公司生产的EP4CE6F17C8芯片为设计载体, 通过DDS技术实现两路同步信号输出。通过软件QuartusⅡ12.0和Nios-Ⅱ 12.0开发环境编程, 实现多种波形信号输出, 信号具有高精度的频率分辨率能力, 最高可达36位。最后通过实验输出的波形信号符合标准。
关键词：直接数字合成技术,FPGA,信号发生器,Quartus-Ⅱ
参考文献
[1]王文华.基于DDS技术的任意波形发生器研究[D].浙江:浙江大学硕士学位论文, 2002:1-4
[2]于鸿洲.基于DDS技术的函数波形发生器设计[D].黑龙江:哈尔滨工业大学硕士学位论文, 2006:9-11
[3]李春明.数字波形合成技术理论研究与实践[D].黑龙江:哈尔滨工业大学博士学位论文, 1995:19-35
[4]任丽军, 童子权, 赵爱明.双相信号发生器的设计[J].电测与仪表, 2002, 8:17-19
[5]蔡自兴.智能控制[M].北京:电子工业出版社, 1990:35-43
[6]栾宝宽, 方蕾, 冯永浩.基于DDS的信号发生器的设计与实现[J].电子工程师, 2005, 31 (10) :38-3
[7]周俊峰.基于FPGA的直接数字频率合成器的设计和实现[J].电子技术, 2005, 5:43-45
[8]林建英, 王涛, .基于DDS技术波形发生器的实验教学研究与实施[J].实验科学与技术, 2006, 4 (1) :75-78
[9]井新宇.基于CPU和FPGA/CPLD结构设计电子系统[J].电子工程师, 2004, 30 (8) :21-24
[10]童子权, 任丽军, 张礼勇.宽带信号调理电路的设计[J].哈尔滨理工大学学报, 2000, 3 (5) :71-74
直接数字化 篇7
传统的中波发射机只能播出固定的某一频率, 若改频时, 需要对许多部件重新进行调整, 以DX-200中波发射机为例, 调整的部位有预驱动驱动级、效率线圈、输出网络以及部分板卡等。由我台最新研发的一款新型直接数字驱动功放模块在电路板上将差分PECL平衡信号转换成TTL射频信号进行放大后, 可直接驱动MOS场效应管, 这样, 相对传统的中波发射机而言, 省去了预驱动、驱动级以及复杂的调谐部件, 对中波发射机的多频工作提供了现实依据。现直接数字驱动功放模块已经在我台正在研制的多频中波发射机上得到应用, 三大指标均达到甲级, 效率上优于现有的DX-200中波发射机。
2 直接数字驱动功放模块工作原理
直接数字驱动功放模块主要电路包括:射频输入转换电路、模块控制与监测、开关电源、射频隔离与驱动以及由8个MOS场效应管IRF-P460LC组成的H桥输出电路。首先模块接收外部输入的差分PECL平衡射频输入信号, 通过电路板上的平衡转不平衡电路将差分PECL信号转换成TTL信号后送至可编程逻辑电路PAL22V10, 与模块控制开关信号进行逻辑运算后, 产生5路射频信号, 即BRI_A、BRI_B、BRI_C、BRI_D、PSCLK, 其中, BRI_A、BRI_D、PSCLK与RF同向, 而BRI_B、BRI_C与RF反向。PSCLK作为开关电源的射频源送至开关电源电路, BRI_A、BRI_C同时被送入一片射频隔离芯片中。其中, BRI_A控制MOS场效应管Q1/Q3, BRI_C控制MOS场效应管Q5/Q7;BRI_B、BRI_D同时送入另一片射频隔离芯片中, BRI_B控制MOS场效应管Q2/Q4, BRI_D控制MOS场效应管Q6/Q8。如图1所示。
当模块控制信号输入为高电平时, BRI_A、BRI_D与RF同向, BRI_B、BRI_C与RF反向。因此在载波正半周时, Q1/Q3、Q6/Q8导通, 而Q2/Q4、Q5/Q7关断, 形成射频输出的正半周;在载波负半周时, Q1/Q3、Q6/Q8关断, Q2/Q4、Q5/Q7导通, 形成射频输出的负半周。因此在射频输出变压器两端产生2倍于电源电压的射频输出电压U0, 如图2所示。当模块控制信号输入为低电平时, BRI_A、BRI_B为低电平, 而BRI_C、BRI_D为高电平, 故在载波整个周期, Q1/Q3、Q2/Q4均关断, 而Q5/Q7、Q6/Q8导通, 将射频输出变压器短路, 感应电压可以通过Q5/Q7、Q6/Q8与地构成放电回路, 保护功放模块。
3 模块电路设计
3.1 射频隔离与死区保护
SI8233是Silicon Labs公司生产的专用MOS场效应管驱动器, 采用Silicon Labs公司专有的硅隔离技术, 输入/输出可提供高达5k VRMS耐压;并具有独立高边VIA和低边VIB输入;输出高边VOA与输出低边VOB的隔离度高达1500V峰值, 如图3所示。SI8233还具有高达8MHz的开关频率与4.0A峰值输出能力, 直接数字驱动功放模块作为中波频段内的功率放大器, 对于开关频率或隔离度, SI8233都能够满足要求。
SI8233还有欠压锁定 (under voltage lock out) 电路, 可以有效防止当VDDI电压低于其工作电压容许范围时, 直接数字驱动功放模块在启动或关断期间或其他干扰信号, 使得高边和低边输入同向, 从而导致场效应管IRFP460LC同时导通造成烧毁的现象。
直接数字驱动模块采用两片SI8233芯片作为射频隔离与死区保护, 从其工作原理中可知, BRI_A与BRI_C共用一片, 控制MOS场效应管Q1/Q3、Q5/Q7;BRI_B与BRI_D共用另一片, 控制MOS场效应管Q2/Q4、Q6/Q8。下面以其中一片SI8233芯片 (U1) 为例, 介绍BRI_A与BRI_C间的隔离与死区保护, 如图3所示。来自可编程逻辑器件PAL22V10输出的BRI_A、BRI_C经阻容网络分别加至SI8233的VIA、VIB输入端, BRI_A、BRI_C分别对应高边输出SIDE_A、低边输出SIDE_C, 在输出端分别设有过压保护器件15V齐纳稳压管MMSZ5245BT1/15V, 编号为CR33、CR22, 防止异常高电压将芯片击穿。由开关隔离电源输出的+VD加至U1的16脚, 为高边SIDE_A提供电源电压, 其参考地电平为-VD (悬浮高电压) 。+VA1也由开关隔离电源输出, 加至U1的11脚为低边SIDE_C提供电源, 为防止MOS场效应管垂直导通, 在SI8233的6脚外接15k电阻, 使SIDE_A、SIDE_C输出高电平时间均减少约150ns左右, 即减小它们的占空比, 从而使得场效应管栅极波形的交汇点均落在零轴上。如图4所示, Q1/Q3栅极输出波形与Q5/Q7栅极输出波形在零轴交叉, 且有68ns的保护间隔, 保证了场效应管Q1/Q3、Q5/Q7不会同时导通, 提高了直接数字驱动功放模块工作的稳定性。倘若不设置死区保护时间, 如图5所示, 则Q1/Q3与Q5/Q7的栅极波形的交汇点将落在电源电压与零轴中间的电压上, 交叠时间约为74ns, 势必造成Q1/Q3还未关断时, Q5/Q7就已经导通, 从而导致场效应管的烧毁。
3.2 电源电路设计
直接数字驱动功放模块只外接+12V及+48V电源, 通过电源变换电路将外接+12V及+48V变换成所需的所有电源, 其中+5.5V由+12V电源经LM317稳压后产生, +VA1、+VA2、+VB、+VH、+VD均由开关电源产生。开关电源主要部件包括载波四分频电路、隔离电路、开关管、高频变压器、整流电路、滤波与稳压电路组成。
3.3 功放控制与监测电路
直接数字驱动功放模块采用可编程逻辑电路PAL22V10进行监测与控制, 整个监测电路的输入信号包括射频输入RF、模块故障复位REST_L、模块开通与关断信号MEN_L、桥A输出采样信号+VH_5.1、桥B输出采样信号+VD_5.1;输出信号包括模块故障输出FLT_OUT、开关电源振荡源PSCLK、场效应管控制信号BRI_A/BRI_B/BRI_C/BRI_D、开通指示信号MON、模块故障指示FAULTLED以及模块连锁故障INTERLOCK等, 如图6所示。
PSCLK与射频信号RF同步, 其不受模块控制信号MEN_L所控制, 即模块有射频源输入就启动开关电源工作, 而场效应管控制信号BRI_A/BRI_B/BRI_C/BRI_D是由射频信号CLK与模块控制信号MEN_L共同产生。当模块控制信号MEN_L为低电平时, BRI_A、BRI_D与RF同向, BRI_B、BRI_C与RF反向, 此时模块处于开通状态, 若模块工作正常, 桥A输出采样信号+VH_5.1与桥B输出采样信号+VD_5.1均为+5.5VPP的方波信号 (电源电压为+250VDC) , 桥A输出采样信号+VH_5.1经R65与C43组成的滤波网络后送至由LM339组成的窗口比较器, 在U7的5、6脚上形成2.75V左右的直流, 由图6可知, U7的7脚输入电压为+4.4V, 4脚输入电压为+1.1V。因此, U7的5、6脚的电压介于4脚与7脚之间, 则U7的1、2脚输出高电平, 模块监测电路对桥B输出采样信号+VD_5.1与桥A一样, U7的13、14脚也输出高电平, 即模块故障输入信号MFAULT_L为高电平, 表明模块工作正常。若桥A输出采样信号+VH_5.1与桥B输出采样信号+VD_5.1中任意一个高于+8.8VPP或低于2.2VPP时, 表明模块输出不正常, 将触发窗口比较器阀值, U7输出低电平至PAL22V10, 由PAL22V10将该模块关断, 并产生一个模块故障信号送至控制器。
当模块控制信号MEN_L为高电平时, 模块处于关断状态, 此时桥A输出采样信号+VH_5.1与桥B输出采样信号+VD_5.1均为零, 而模块本身并未出现故障。为防止错误报警, 在模块关断状态下, 由PAL22V10的17脚输出一个故障屏蔽信号FLTCTL信号至窗口比较器, 这样就有一个+3V左右的电压加到U7的5、6、9、10脚, 从而达到将故障信息屏蔽的目的, 即在模块关断情况下, 不检测模块工作是否正常。
另外, 模块本身在PAL22V10内部还设有断激励保护电路, 当射频信号没有或因接触不良等问题造成CLK信号没有时, PAL22V10将使BRI_A、BRI_B输出低电平, BRI_C、BRI_D输出高电平, 从而将模块立即关断, 防止感应电压将模块烧毁。
4 在多频中波发射机中的应用
4.1 与DX发射机功率模块对比
直接数字驱动功放模块与DX中波发射机功率模块一样, 均工作在开关状态下的D类, 根据D类放大器工作原理, 模块总的耗散功率主要消耗在场效应管的上升时间与下降时间, 上升时间与下降时间越长, 场效应管上消耗的功率越大, 效率就越低。从图7可以看出, 在载波729k Hz时, DX中波发射机功率模块上升时间tr+下降时间tf=66+79=145ns, 而从图8可以看出, 直接数字驱动模块上升时间tr+下降时间tf=40+41=81ns, 因此, 直接数字驱动功放模块的耗散功率较DX中波发射机功率模块下降40%以上。
4.2 应用效果
直接数字驱动功放模块与DX中波发射机功率模块外观尺寸相同, 如图9所示, 但由于采用了耐压更高、电流更大的IRFP460LC场效应管, 且耗散功率更小, 效率更高, 因此直接数字驱动功放模块最大输出高于DX中波发射机功率模块;另外, 直接数字驱动功放模块采用单独驱动方式, 不开通时, 只需很小的驱动功率, 在载波729k Hz, 直接数字驱动功放模块所需驱动功率为40×0.24=9.6W, 在200k W时开通102块, 总的驱动功率不到为1k W;而我台载波729k Hz的DX中波发射机开通102块时, 其总的驱动功率为22×125=2.75k W, 因此, 多频中波发射机整机效率也高于DX中波发射机。
多频中波发射机已先后完成了载波630k Hz、729k Hz、981k Hz、1170k Hz等频率的调试工作, 在所有测试频率中, 其频响与杂音指标均好于DX中波发射机, 而失真与其相当, 整机效率达到90%以上, 高于DX发射机最高86%的效率。
5 总结
一种高精度直接数字频率合成方法 篇8
关键词：直接数字频率合成,GNSS秒脉冲,电阻网络,快速修正
0引言
船载中高频 (MF/HF) 组合电台设备中需要同时产生多路高精度本振信号, 传统的模拟压控振荡器 (Voltage Control Oscillator, VCO) 本振方式存在频率固定和生产调试复杂度高等问题, 采用货架DDS芯片直接产生则需要多个DDS芯片, 成本较高, 且以上2种方式都需要一个高稳定度的晶振才能满足苛刻的频率容限要求。为了兼顾成本、频率产生灵活性和高稳定度, 在电台设计中利用FPGA多余的资源, 实现基于FPGA的DDS专用模块, 并利用中高频组合电台自带的GNSS导航定位模块输出的高精度秒脉冲信号, 对DDS模块的步进相位进行修正, 并利用电阻网络实现D/A数模转换, 产生出频率稳定度优于1 Hz的本振信号。
下面简要介绍基于FPGA的直接数字频率合成器设计方法, 重点阐述GNSS秒脉冲信号对DDS模块的修正方法, 以及修正后的数字信号如何经过倒T型电阻网络转换成模拟信号输出, 最后给出设计实现结果。
1基于FPGA的直接数字频率合成器
直接数字频率合成器是通过相位累加方式直接合成所需波形的一种新的频率合成技术[1]。不同于传统锁相环结构需要经过环路滤波进行频率调整和锁定过程, DDS方式具有建立时间快、转换时间快、频率精度高和频带宽等特点[2,3]。因此, 直接数字频率合成技术在移动通信、高清电视 (HDTV) 和无线WI-FI等领域如中得到广泛的应用。一个典型的DDS结构如图1所示。
由图1可以看到, DDS由控制器、频率控制字、相位累加器、正弦查找表、数模转换器和低通滤波器组成, 其中数模转换器和低通滤波器在FPGA外部实现。其工作原理如图2所示。
将正弦波的一个周期与图2极坐标上的单位圆对应起来, 圆周上点的角度对应正弦波的相位, 圆周上点在Y轴方向上的值是正弦波的幅度。按照奈奎斯特采样定律, 一个连续正弦波可以由一组间隔固定相位的离散点组成。所以, 按照某一个角度增量以逆时针方向周期性选择圆周上的对应点, 就能得到某个频率的正弦波。其角度增量的大小决定了正弦信号的频率, 初始相位决定了正弦信号的相位。在FPGA实现时, 相位累加器完成相位的累加, 每溢出一次代表正弦信号的一个周期, 每次的累加值即量化后的频率控制字, 累加器输出结果通过对应的正弦查找表得到正弦信号的幅度值。
用N比特表示相位, M比特表示幅度, W为N比特频率控制字的值, 则DDS输出的正弦信号频率fout为:
fout=W×fclk/2N
fclk为时钟频率, 最小频率精度为:
Δf=fclk/2N。 (2)
这里DDS模块设计中, 频率控制字量化精度N为32 bits, 工作时钟300 MHz, 最小频率精度0.07 Hz。M取12 bits, 正弦查找表采用1/4周期存储表。
2GNSS秒脉冲修正方法
国内外已有许多关于GNSS精确秒脉冲修正频率稳定度的研究[4,5], 主要利用GPS秒脉冲检测晶振频率准确度, 并通过D/A电路转换为电压量控制压控晶体振荡器, 微调晶体的频率, 这些方法只能输出固定频率, 调整速度慢。这里采用的方法是将GNSS秒脉冲信号和授时数据引入FPGA芯片, 通过对晶振频率计数实时计算并调整DDS频率控制字, 使得DDS的输出频率稳定在设定值上。将上述DDS模块加入GNSS秒脉冲修正后的框图如图3所示。
秒脉冲有效性检测模块通过GNSS的授时数据判定当前GNSS秒脉冲的有效性, 若数据有效, 则将有效标志输出至DDS频率控制字计算模块, 以判定此时DDS频率控制字计算有效。当秒脉冲上升沿检测模块检测到秒脉冲上升沿, 计数器对晶体频率开始计数, 检测到下一个秒脉冲上升沿后停止计数, 计数值即为晶体振荡器频率, 将其存入结果锁存器。计数器可以采用多次计数取移动平均值的方法减小测量误差。DDS频率控制字计算模块根据标称频率值和晶体振荡器频率计数值进行计算, 将修正后的DDS频率控制字输出至相位累加器, 从而修正DDS的输出频率。
由于DDS模块输入频率源为晶体振荡器, 所以其输出频率的误差与晶体振荡器的误差相关。计数器及结果锁存器在准确的GNSS秒脉冲信号周期下得到的晶体振荡器频率计数值, 可以用来对DDS输出频率的误差进行修正。假定期望DDS的输出标称频率为F0, 计数器及结果锁存器实际测得的晶振频率为Fc, DDS内部工作时钟为晶振时钟的N倍频, 则归一化的频率控制字为:
FTW=2π·F0/ (Fc·N) 。 (3)
式中, 2π表示一个周期。
设DDS相位累加器的位宽为M, 将2π以2M量化, 则实际的频率控制字为:
W=round (2M·F0/ (Fc·N) ) 。 (4)
式中, round表示取整数。
显然, 在接收到的GNSS授时数据有效的情况下, DDS输出频率每秒都能得到修正, 并且由于DDS芯片的工作特点, 其修正效果立即在DDS输出频率上得到体现, 从而获得了对期望的DDS输出标称频率开环直接修正速度快、精度高的有益效果。
3倒T型电阻网络D/A转换器
修正后的DDS输出的是一个M位二进制数, 需要经过数模转换生成可用的模拟频率信号。倒T型电阻网络是应用最多的一种D/A转换器。
n位倒T型电阻网络D/A转换器的原理图如图4所示。由图中可以看出, 解码网络电阻只有2种:即R和2R, 且构成倒T型, 故又称为R-2R倒T型电阻网络DAC, 其中S0～Sn-1为模拟开关。
模拟开关Si由输入数码Di控制, 当Di=1时Si接运算放大器反相端, 电流Ii流入求和电路;当Di=0时, Si则将电阻2R接地。根据运算放大器线性运用的“虚地”的概念可知, 无论模拟开关Si处于何种位置, 与Si相连的2R电阻均将接 “地” (地或虚地) 。依次类推, 这样, 流经2R电阻的电流与开关位置无关, 为确定值。分析R-2R电阻网络可以发现, 从每个节点向左看的二端网络等效电阻均为R, 流入每个2R电阻的电流从高位到低位按2的整数倍递减。设基准电压源电压为VREF, 则总电流为I=VREF/R, 则流过各开关支路 (从右到左) 的电流分别为I/2、I/4、… I/2n-1、I/2n。于是可得到各支路的总电流为:
输出电压为:
式 (6) 表明, 对于在图4电路中输入的每一个二进制数, 均能在其输出端得到与之成正比的模拟电压。倒T形电阻网络由于流过各支路的电流恒定不变, 故在开关状态变化时, 不需电流建立时间, 所以该电路转换速度快, 尖峰脉冲干扰较小, 是使用最广泛的一种D/A转换器。
4设计实现
在电台设计中实现了这里所描述的一个频率合成器。其中DDS采用Altera公司的CycloneIII系列的FPGA, 型号EP3C5, 编程语言为Verilog, 采用50 ppm的普通有源晶振。如上所述, 正弦查找表输出是12位二进制数, 综合考虑体积和精度, 选择高8位作为电阻网络的开关信号, 将对应FPGA输出IO接图4所示的电阻网络的D0～Dn, 这里n取8。产生1 MHz频率信号时的频谱分析图如图5所示。
如图5所示, 测得的中心频率点1的频率分辨率精确到0.001 Hz, 旁瓣与主瓣相差-74.44 dB, 完全可以满足10 Hz的频率稳定度要求。
5结束语
上述依据GNSS接收机模块的1PPS秒脉冲输出精度能达到ns量级这一特性, 将其用于直接数字频率合成器实时修正, 并利用倒π型电阻网络转换输出。验证系统实测结果表明, 该方法产生的频率精度高、频率设置灵活、转换速度快, 对于船载中高频电台这类频率较低的应用场合, 完全可以满足信号调制或解调对本振频率的需求。
参考文献
[1]CARDOSO R O R, RIBEIRO J A J.Direct Digital SynthesizerUsing FPGA[C].Sao Paulo, BRAZIL:Global Congress onEngineering and Technology Education, 2005:290-293.
[2]唐长文, 闵昊.一种高速直接数字频率合成器及其FPGA实现[J].微电子学, 2001, 31 (6) :451-454.
[3]郭军朝, 王森章.一种高速低功耗直接数字频率合成器的设计与实现[J].微电子学, 2004, 34 (5) :572-574.
[4]崔建利, 王彦君, 高颉, 等.一种利用GPS定时脉冲调整晶振频率准确度的方法和系统[P].中国:200610086701.7, 2007.12.19.
【直接数字化】推荐阅读：
直接数字化摄影10-12
直接数字成像12-06
直接数字频率合成系统07-18
胸部直接数字化X线摄影(DR)在体格检查中的临床应用07-13
直接报告07-14
直接调制07-15
直接合成10-17
直接接触10-20
直接引语10-20
直接作业05-20